JPS62174931A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62174931A JPS62174931A JP61018461A JP1846186A JPS62174931A JP S62174931 A JPS62174931 A JP S62174931A JP 61018461 A JP61018461 A JP 61018461A JP 1846186 A JP1846186 A JP 1846186A JP S62174931 A JPS62174931 A JP S62174931A
- Authority
- JP
- Japan
- Prior art keywords
- ball
- metal
- solder
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 30
- 238000005520 cutting process Methods 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 28
- 239000010953 base metal Substances 0.000 abstract description 14
- 238000011109 contamination Methods 0.000 abstract description 4
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 19
- 239000010931 gold Substances 0.000 description 17
- 238000002161 passivation Methods 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は半導体装置の製造方法に関し、特に、金属球
を介して支持体上の配線層に電気的に接続されるような
外部電極を備えた半導体装置の製造方法に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device, and in particular, a semiconductor device including an external electrode electrically connected to a wiring layer on a support through a metal ball. The present invention relates to a method of manufacturing a semiconductor device.
［従来の技術］
第３図（ａ ）ないしくｄ ）は従来の半導体装置の製
造方法を示す図である。次に、第３図（ａ ）ないしく
ｄ ）を参照して、従来の半導体装置の製造方法につい
て説明する。[Prior Art] FIGS. 3(a) to 3(d) are diagrams showing a conventional method of manufacturing a semiconductor device. Next, a conventional method for manufacturing a semiconductor device will be described with reference to FIGS. 3(a) to 3(d).
第３図（ａ ’）はウェハ１の表面にポンディングパッ
ド２およびパッシベーション膜３を形成した状態を示す
。ポンディングパッド２は図示しない支持体上に設けら
れる配線層に半導体装置を電気的に接続するための外部
電極であり、たとえばアルミニウムにより構成される。FIG. 3(a') shows a state in which a bonding pad 2 and a passivation film 3 are formed on the surface of a wafer 1. The bonding pad 2 is an external electrode for electrically connecting the semiconductor device to a wiring layer provided on a support (not shown), and is made of aluminum, for example.
パッシベーション膜４は半導体の特性を安定化するため
の被覆膜であり、たとえば酸化硅素や窒化硅素などから
構成される。なお、第３図＜ａ ）に図示していないが
、ウェハ１の表面には半導体素子が形成されている。The passivation film 4 is a coating film for stabilizing the characteristics of the semiconductor, and is made of, for example, silicon oxide or silicon nitride. Although not shown in FIG. 3<a>, semiconductor elements are formed on the surface of the wafer 1.
次に、第３図（ｂ）に示すように蒸着法によりポンディ
ングパッド２上およびパッシベーション膜３上に下地金
属！１ｌＪ４を形成する。すなわち、下地金属膜４はポ
ンディングパッド２やパッシベーション膜３を介してウ
ェハ１の一方の全面に形成される。下地金３１１Ｉ４は
たとえばＡｎ−Ｃｒ−ＣＵから構成される。Next, as shown in FIG. 3(b), a base metal is deposited on the bonding pad 2 and the passivation film 3 by vapor deposition. 1lJ4 is formed. That is, the base metal film 4 is formed on one entire surface of the wafer 1 with the bonding pad 2 and the passivation film 3 interposed therebetween. The base metal 311I4 is made of, for example, An-Cr-CU.
次に、上述の下地金属ｆｉ！４を一方の電極として、電
気めっきを行なう。このとき、マスクを用いてポンディ
ングパッド２上のｔａ域のみに金１２１１！！５が析出
されるようにする。第３図（Ｃ）にめっきにより金属層
５が析出した状態を示す。Next, the above-mentioned base metal fi! Electroplating is performed using No. 4 as one electrode. At this time, use a mask to apply gold 1211 only to the ta area on the bonding pad 2! ! 5 is precipitated. FIG. 3(C) shows a state in which the metal layer 5 is deposited by plating.
次に、金属層５をマスクにして、ポンディングパッド２
上の領域以外の下地金屑膜４をエツチングにより除去す
る。そして、ウェハ全体を加熱し、金属層５を溶融して
下地金屑膜４上にバンブ環６を形成する。この工程をリ
フロ一工程という。リフロ一工程後の状態を第３図（ｄ
）に示す。ここで、バンブ環６は図示しない支持体上
に設けられる配ｍ層と下地金属膜４とを電気的に接続す
るためのものである。Next, using the metal layer 5 as a mask, the bonding pad 2 is
The base metal scrap film 4 other than the upper region is removed by etching. Then, the entire wafer is heated to melt the metal layer 5 and form a bump ring 6 on the underlying gold scrap film 4. This process is called a reflow process. Figure 3 (d) shows the state after the first reflow process.
). Here, the bump ring 6 is for electrically connecting the underlying metal film 4 to a metal layer provided on a support (not shown).
［発明が解決しようとする問題点］
従来の半導体装置の製造方法では、バンブ環となるべき
金属層５を形成するために、電気めっきの電極として用
いる下地金属膜４をウェハ１の一方の全面に形成してい
るので、ウェハ全面が下地金屑膜４に含まれる重金属イ
オンに晒されることになり、ウェハが汚染される危険性
がある。また、めっき法を用いないで蒸着法やスパッタ
法を用いるとコストが高くなるという問題点がある。[Problems to be Solved by the Invention] In the conventional semiconductor device manufacturing method, in order to form the metal layer 5 to become the bump ring, the base metal film 4 used as an electrode for electroplating is coated on one entire surface of the wafer 1. Since the wafer is formed in such a manner that the entire surface of the wafer is exposed to the heavy metal ions contained in the base gold scrap film 4, there is a risk that the wafer may be contaminated. Further, there is a problem in that the cost increases if a vapor deposition method or a sputtering method is used instead of a plating method.
また、バンブ環６となるべき金属層５を形成するために
バターニングの工程が必要であり、半導体！！ｉｆｉを
少量多品種製造する場合には、成る特定のマスクが適用
されるウェハの枚数は少ないので、製造コストが高くな
るという問題点がある。In addition, a buttering process is necessary to form the metal layer 5 that will become the bump ring 6, and it is necessary to perform a buttering process to form the metal layer 5 that will become the bump ring 6. ! When producing a wide variety of IFIs in small quantities, the number of wafers to which a particular mask is applied is small, resulting in an increase in production costs.
さらに、ウェハには複数のチップが形成されるが、ウェ
ハ全体にバンブ環を形成するので、このウェハの中に不
良なチップが存在する場合には、その不良なチップにも
バンブ環が形成されるため、特に金などの高価な素材を
用いる場合コストが嵩むことになる。Furthermore, although multiple chips are formed on a wafer, a bump ring is formed over the entire wafer, so if there is a defective chip in this wafer, a bump ring will also be formed on that defective chip. This increases costs, especially when using expensive materials such as gold.
それゆえに、この発明は上述のような問題点を解消する
ためになされたもので、重金属などによる汚染がなく、
かつバンブ環を有するウェハを低コストで提供すること
のできる半導体装置の製造方法を提供することを目的と
する。Therefore, this invention was made to solve the above-mentioned problems, and there is no contamination by heavy metals, etc.
Another object of the present invention is to provide a method for manufacturing a semiconductor device that can provide a wafer having a bump ring at low cost.
Ｅ問題点を解決するための手段］
−この発明にかかる半導体装置の製造方法は金属線の先
端部を溶融して金属球を形成し、形成した金属球を外部
電極上に載置して、電気的に接続し、金属球から予め定
める長さで金属線を切断する方式で外部電極ごとに金属
球を該外部電極上に形成するようにしたものである。Means for Solving Problem E] - The method for manufacturing a semiconductor device according to the present invention involves melting the tip of a metal wire to form a metal sphere, placing the formed metal sphere on an external electrode, A metal ball is formed on each external electrode by electrically connecting and cutting a metal wire at a predetermined length from the metal ball.
［作用〕
この発明では、外部電極ごとに金属球を形成するように
したため、従来法のようなめつぎ工程を必要としないの
でウェハが汚染される危険性はない。また、不良なチッ
プ上には金属球を形成しないので、製造コストを低減す
ることができる。[Operation] In the present invention, since a metal sphere is formed for each external electrode, there is no need for a mating process as in the conventional method, so there is no risk of contamination of the wafer. Furthermore, since metal balls are not formed on defective chips, manufacturing costs can be reduced.
し実施例］
第１図＜ａ ）ないしくＣ）はこの発明の一実施例の半
導体装置の製造方法を示す図である。次に、第１図（ａ
）ないしくＣ）を参照してこの発明の一実施例の半導
体装置の製造方法について説明する。Embodiment] FIGS. 1A to 1C are diagrams showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. Next, Figure 1 (a
) to C), a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described.
まず、従来法と同様ウェハ１上にポンディングパッド２
およびパッシベーション膜３を形成する。First, as in the conventional method, a bonding pad 2 is placed on a wafer 1.
and a passivation film 3 is formed.
ポンディングパッド２はたとえばアルミニウムからなり
、パッシベーション膜３としてはたとえば酸化硅素や窒
化硅素やシリケートガラスが用いられる。次に、パッシ
ベーション膜３上のｉ’Ａ１１ｆｆｌであって、ポンデ
ィングパッド２上の領域以外の領域にレジスト膜を形成
する。そして、蒸着法により下地金属膜を形成した後、
レジスト膜を除去すると第１図＜ａ ＞に示すような下
地金１ｉＸ膜４が得られる。下地金屑膜４はたとえば△
Ｑ−Ｃｒ −ＣＩＪからなる。The bonding pad 2 is made of aluminum, for example, and the passivation film 3 is made of silicon oxide, silicon nitride, or silicate glass, for example. Next, a resist film is formed on i'A11ffl on the passivation film 3 in a region other than the region on the bonding pad 2. After forming a base metal film by vapor deposition,
When the resist film is removed, a base gold 1iX film 4 as shown in FIG. 1<a> is obtained. The base gold scrap film 4 is, for example, △
Consists of Q-Cr-CIJ.
次に、第１図（ａ ）に示すキャピラリ１１に予めはん
だ線を通しておき、キャピラリ１１の外に出たはんだ線
の先端とボール形成用電極１２との間で放雷を行なわせ
、キャピラリ１１の先端には／νだボール１３を形成す
る。この実流例では、形成するはんだボールの大きさの
制御のしやすいことを考慮して放電による方法を選択し
ているが、放電による方法に限定されるものではなく、
たとえば水素炎により加熱してもよい。Next, a solder wire is passed through the capillary 11 shown in FIG. A /v ball 13 is formed at the tip. In this actual flow example, a method using electric discharge is selected in consideration of the ease of controlling the size of the solder ball to be formed, but the method is not limited to the method using electric discharge.
For example, heating may be performed using a hydrogen flame.
次に、第１図（ｂ）に示すように、放電後に固体になっ
たはんだボールをホーン１４で挾み、はんだボール１３
をキャピラリ１１から引出して、下地金属ＰＱ４上に１
！置する。次に、ホーン１４によりはんだボール１３を
加圧しながら超音波振動を加え、はんだボール１３を下
地金ｌａ膜４に圧着させる。この圧着を行なうとき、好
ましくはウェハ全体を１００℃以上に加熱して、圧着強
度が高まるようにする。Next, as shown in FIG. 1(b), the solder ball that has become solid after the discharge is held between the horns 14, and the solder ball 13
is pulled out from the capillary 11 and placed on the base metal PQ4.
! place Next, while applying pressure to the solder ball 13 using the horn 14, ultrasonic vibration is applied to the solder ball 13 to press the solder ball 13 onto the underlying gold la film 4. When performing this pressure bonding, the entire wafer is preferably heated to 100° C. or higher to increase the pressure bonding strength.
次に、第１図（Ｃ）に示すように、カッター１５により
はんだ線１６を予め定めた長さに切断する。そして、リ
フロ一工程において、ウェハ全体を加熱し、はんだボー
ル１３およびはんだ線１６を溶融させると、はんだは表
面張力により球状になり、予め定めた大きさを有するは
んだボール１３′が下地金１ｉ！Ｉｙｊ４４上に得られ
る。Next, as shown in FIG. 1(C), the solder wire 16 is cut into a predetermined length using the cutter 15. In the reflow step, the entire wafer is heated to melt the solder balls 13 and the solder wires 16. The solder becomes spherical due to surface tension, and the solder balls 13' having a predetermined size form the base metal 1i! Obtained on Iyj44.
ところで、上述のはんだ線１６の切断位置は、はんだボ
ールの直径がたとえば７０μ巾であり、はｌυだ線の直
径がたとえば２５μ印であるとすると、はんだボール１
３からのはんだ線１６の長さが８００μｍ程度になるよ
うな長さにり断する。By the way, the above-mentioned cutting position of the solder wire 16 is determined by the solder ball 1, assuming that the diameter of the solder ball is, for example, 70μ wide and the diameter of the 1υ wire is, for example, a 25μ mark.
The length of the solder wire 16 from No. 3 is about 800 μm.
このようにして、リフロ一工程後直径がたとえば約１２
０μｍのはんだボール（バンブ球）１３−を形成するこ
とができた。In this way, the diameter after one reflow process is, for example, about 12 mm.
It was possible to form solder balls (bum balls) 13- with a diameter of 0 μm.
第２図（ａ ’）および（ｂ）は池の実施例を示す図で
ある。この実施例でははんだ線の代わりにＡｕ＃Ｑを用
いた。Ａｕ線を用いる場合には、放電によりキャピラリ
１１の先端に形成するＡｕボールの大きさを予め目標と
するバンブ球の大きざにしておく。これは、Ａｕの融点
が高いので、リフロ一工程が実施できないためである。FIGS. 2(a') and 2(b) are diagrams showing examples of ponds. In this example, Au#Q was used instead of the solder wire. When using an Au wire, the size of the Au ball formed at the tip of the capillary 11 by discharge is set in advance to the size of the target bump ball. This is because the melting point of Au is high, so a single reflow process cannot be performed.
キャピラリ１１の先端に形成したＡｕボールをホーン１
４を用いてポンディングパッド２上に超音波圧着する。The Au ball formed at the tip of the capillary 11 is attached to the horn 1.
4 to perform ultrasonic pressure bonding on the bonding pad 2.
そして、Ａｕボール１７からたとえば５０μ印程度離れ
た位置でＡｕ１ｉ１８を切断する。Then, the Au 1i 18 is cut at a position separated from the Au ball 17 by, for example, about 50 μm marks.
この実施例のようにＡＵによりバンブ球を構成する場合
、ＡｕはＡｕに直接圧着するので下地金属膜は不要であ
る。したがって、製造工程が簡略化する。また、下地金
属膜を形成するためのマスクが不要であるので、製造コ
ストを低減できる。When the bump sphere is made of AU as in this embodiment, the base metal film is not necessary because the Au is directly pressed onto the Au. Therefore, the manufacturing process is simplified. Furthermore, since a mask for forming the underlying metal film is not required, manufacturing costs can be reduced.
したがって、少量多品種の半導体装置を製造する場合に
は、特に効果が大きい。Therefore, it is particularly effective when manufacturing a wide variety of semiconductor devices in small quantities.
なお、上述の実施例では、はんだおよび八〇の２種類の
材料について説明したが、他の材料を用いた場合でも、
設定条件を変更するだけでこの発明の半導体装置の製造
方法によりバンブ球の形成が可能である。In addition, in the above-mentioned example, two types of materials, solder and 80, were explained, but even if other materials are used,
Bump spheres can be formed by the semiconductor device manufacturing method of the present invention by simply changing the setting conditions.
また、上述の実施例ではバンプ球と外部電極とを電気的
にｉｆ続する方法として、超音波圧着法を用いたが、こ
れに限定されるものではなく、たとえば熱圧で法を用い
てもよく、その他いかなる接続方法を用いてもよい。Further, in the above embodiment, the ultrasonic pressure bonding method was used as a method of electrically connecting the bump bulb and the external electrode, but the method is not limited to this, and for example, a method using heat pressure may also be used. However, any other connection method may be used.
［発明の効果］
以上のように、この発明によれば、金属線の先端部を溶
融して金属球を形成し、形成した金属球を外部電極上に
載置して、電気的に接続し、金属球から予め定める長さ
で金属線を切断する方式で外部ｌ！極ごとに金属球を形
成するので、従来法のようなめっき工程がないので、ウ
ェハが重金屈などに汚染される危険性はない。また、不
良な半導体ｔ！ｉ置には金属球を形成しないようにすれ
ば製造コス１−を低減することができる。[Effects of the Invention] As described above, according to the present invention, the tip of a metal wire is melted to form a metal ball, the formed metal ball is placed on an external electrode, and electrically connected. , external l! by cutting a metal wire at a predetermined length from a metal ball! Since a metal sphere is formed for each pole, there is no plating process like in conventional methods, so there is no risk of the wafer being contaminated by heavy metal particles. Also, a defective semiconductor t! Manufacturing cost 1- can be reduced by not forming metal balls at the i position.
第１図＜ａ ）ないしくＣ＞はこの発明の一実施例の半
導体装置の製造方法を示す図である。第２図（ａ）およ
び（ｂ）はこの発明の他の実施例を示づ図である。第３
図（ａ ）ないしくｄ）は従来の半導体装置の製造方法
を示す図である。
図にＪ３いて、１はウェハ、２はボンディングバンド、
３はパッシベーション膜、４は下地金属膜、１１はキャ
ピラリ、１２はボール形成用電極、１３ははんだボール
、１３′はバンブ球、１４はホーン、１５はカッター、
１６ははんだ線、１７はＡｕボール、１８はＡｕｇを示
す。
なお、図中、同一符号は同一または相当部分を示す。
第１図FIGS. 1A to 1C are diagrams showing a method of manufacturing a semiconductor device according to an embodiment of the present invention. FIGS. 2(a) and 2(b) are diagrams showing another embodiment of the present invention. Third
Figures (a) to (d) are diagrams showing a conventional method of manufacturing a semiconductor device. In the figure, J3 is shown, 1 is the wafer, 2 is the bonding band,
3 is a passivation film, 4 is a base metal film, 11 is a capillary, 12 is a ball forming electrode, 13 is a solder ball, 13' is a bump ball, 14 is a horn, 15 is a cutter,
16 is a solder wire, 17 is an Au ball, and 18 is an Aug. In addition, in the figures, the same reference numerals indicate the same or corresponding parts. Figure 1
Claims (1)
ような外部電極を備えた半導体装置の製造方法であつて
、 金属線の先端部を溶融して金属球を形成する第１のステ
ップと、 前記形成した金属球を前記半導体装置に予め形成した前
記外部電極上に載置して、電気的に接続する第２のステ
ップと、 前記金属球から予め定める長さで前記金属線を切断する
第３のステップとを備え、 金属球を外部電極ごとに該外部電極に形成することを特
徴とする半導体装置の製造方法。[Claims] A method for manufacturing a semiconductor device including an external electrode electrically connected to a wiring layer on a support via a metal ball, the method comprising: melting the tip of a metal wire to form a metal a first step of forming a sphere; a second step of placing the formed metal sphere on the external electrode previously formed on the semiconductor device and electrically connecting it; A method for manufacturing a semiconductor device, comprising: a third step of cutting the metal wire to length, and forming a metal sphere on each external electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61018461A JPS62174931A (en) | 1986-01-28 | 1986-01-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61018461A JPS62174931A (en) | 1986-01-28 | 1986-01-28 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62174931A true JPS62174931A (en) | 1987-07-31 |
Family
ID=11972270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61018461A Pending JPS62174931A (en) | 1986-01-28 | 1986-01-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62174931A (en) |
-
1986
- 1986-01-28 JP JP61018461A patent/JPS62174931A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5435849B2 (en) | Fusible input / output interconnect system and method for flip chip packaging with stud bumps attached to a substrate | |
| US7021521B2 (en) | Bump connection and method and apparatus for forming said connection | |
| US8962470B2 (en) | Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus | |
| US3380155A (en) | Production of contact pads for semiconductors | |
| US5960262A (en) | Stitch bond enhancement for hard-to-bond materials | |
| KR840000477B1 (en) | Fabrication of circuit packages | |
| JPH0644584B2 (en) | Alloy-bonded indium bump and method for treating the same | |
| JPH0689919A (en) | Electric internal connection substrate provided with both wire bond and solder connection and manufacture | |
| JPH02123685A (en) | Method of bonding wire containing gold with solder | |
| WO1997018584A1 (en) | Method for forming bump of semiconductor device | |
| JPS60154537A (en) | Method of producing semiconductor device | |
| JPH10294337A (en) | Semiconductor device and manufacture thereof | |
| TWI284376B (en) | Bump manufacturing method | |
| JPS62174931A (en) | Manufacture of semiconductor device | |
| GB2364172A (en) | Flip Chip Bonding Arrangement | |
| JPS6123329A (en) | Manufacture of semiconductor device | |
| JPH0799202A (en) | Capillary for wire bonding device and method for forming electric connection bump using the same | |
| JPH02312240A (en) | Formation of bump | |
| JPH0350736A (en) | Manufacture of bump of semiconductor chip | |
| JPH04127547A (en) | Lsi mounting structure | |
| JPH098046A (en) | Formation of projected electrode of semiconductor chip | |
| JPH03291938A (en) | Bump forming method of semiconductor device | |
| JPH05315337A (en) | Electrode for semiconductor device and device mounted therewith | |
| JPS5868945A (en) | Flip chip bonding | |
| JPS6153738A (en) | Semiconductor device |