JPH0350736A - Manufacture of bump of semiconductor chip - Google Patents
Manufacture of bump of semiconductor chipInfo
- Publication number
- JPH0350736A JPH0350736A JP1185654A JP18565489A JPH0350736A JP H0350736 A JPH0350736 A JP H0350736A JP 1185654 A JP1185654 A JP 1185654A JP 18565489 A JP18565489 A JP 18565489A JP H0350736 A JPH0350736 A JP H0350736A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- ball
- bump
- semiconductor chip
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 86
- 238000000034 method Methods 0.000 claims abstract description 48
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 2
- 239000001257 hydrogen Substances 0.000 abstract description 2
- 238000007599 discharging Methods 0.000 abstract 2
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 10
- 239000011888 foil Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910018885 Pt—Au Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体チップの電極上、又はこの電極上に形成
したTi−Pt−Au、Tf−Cr−Cu若しくはTL
−Cu−Au等のバリヤメタル層上にバンプを形成する
半導体チップのバンプ製造方法に関する。Detailed Description of the Invention [Industrial Field of Application] The present invention relates to an electrode of a semiconductor chip or a Ti-Pt-Au, Tf-Cr-Cu or TL formed on the electrode.
- It relates to a method of manufacturing bumps for semiconductor chips in which bumps are formed on a barrier metal layer such as Cu-Au.
[従来の技術]
第4図及び第5図は、従来のフィルムキャリヤ方式によ
る半導体装置の製造方法を示す。フィルムキャリヤテー
プ2は支持体としての絶縁フィルムと、この絶縁フィル
ム上に接着された金属箔とから構成される。この絶縁フ
ィルムはポリイミド等からなり、搬送及び位置決め用の
スプロケットホール3と、半導体チップ1が入る開孔部
であるデバイスホール4とが設けられている。そして、
絶縁フィルム上に、銅等の金属箔を接着した後、この金
属箔をエツチング等により所望の形状に成形してリード
5と電気選別のためのパッド6とを形成しである。[Prior Art] FIGS. 4 and 5 show a method of manufacturing a semiconductor device using a conventional film carrier method. The film carrier tape 2 is composed of an insulating film as a support and a metal foil adhered onto the insulating film. This insulating film is made of polyimide or the like, and is provided with a sprocket hole 3 for conveyance and positioning, and a device hole 4 which is an opening into which the semiconductor chip 1 is inserted. and,
After bonding a metal foil such as copper onto the insulating film, the metal foil is formed into a desired shape by etching or the like to form leads 5 and pads 6 for electrical selection.
一方、半導体チップ1にはその電極端子上に金属突起物
であるバンプ7が設けられている。On the other hand, bumps 7, which are metal protrusions, are provided on the semiconductor chip 1 on its electrode terminals.
このようなフィルムキャリヤテープ2と半導体チップ1
とを準備し、フィルムキャリヤテープ2のリード5と半
導体チップ1のバンプ7とを熱圧着法又は共晶法等によ
りインナーリードボンディングし、この半導体チップ1
がフィルムキャリヤテープ2に搭載された状態で、電気
選別用パッド6上に接触子を接触させて電気選別又はバ
イアス試験を実施する。この試験終了によりフィルムキ
ャリヤ半導体装置が完成する。Such a film carrier tape 2 and a semiconductor chip 1
The leads 5 of the film carrier tape 2 and the bumps 7 of the semiconductor chip 1 are bonded to each other by a thermocompression method or a eutectic method, and the semiconductor chip 1 is prepared.
is mounted on the film carrier tape 2, a contactor is brought into contact with the electrical selection pad 6 to carry out an electrical selection or bias test. Upon completion of this test, the film carrier semiconductor device is completed.
この場合に、リード5の変形防止用として、絶縁フィル
ムを枠状に成形することにより、第5図に示すようにサ
スペンダ8を予めフィルムキャリヤテープ2に設けてお
く。このサスペンダ8はリード5の先端部を支持する。In this case, in order to prevent deformation of the leads 5, suspenders 8 are provided in advance on the film carrier tape 2 by forming an insulating film into a frame shape, as shown in FIG. This suspender 8 supports the tip of the lead 5.
また、信頼性向上及び機械的保護のため、第6図に示す
ように、樹脂9を半導体チップ1上にボッティングして
樹脂封止を行う場合もある。Further, in order to improve reliability and mechanical protection, as shown in FIG. 6, resin 9 may be potted onto the semiconductor chip 1 for resin sealing.
上述のごとく製造されたフィルムキャリヤ半導体装置を
実装する場合は、先ず、リード5を所定の長さに切断し
た後、第7図に示すように、例えば、プリント基板上1
1に接着剤12により半導体チップ1を固着する。次い
で、リード5をプリント基板11上のポンディングパッ
ド10にアウターリードボンディングする。これにより
、半導体チップ1をプリント基板11に実装することが
できる。When mounting the film carrier semiconductor device manufactured as described above, first, the leads 5 are cut to a predetermined length, and then, as shown in FIG.
A semiconductor chip 1 is fixed to the substrate 1 with an adhesive 12. Next, the leads 5 are outer lead bonded to the bonding pads 10 on the printed circuit board 11. Thereby, the semiconductor chip 1 can be mounted on the printed circuit board 11.
これらのフィルムキャリヤ半導体装置は、ボンディング
工程がリード数と無関係に一度で可能であるため、処理
速度が速いこと、及びフィルムキャリヤテープを使用す
るため、作業の自動化が容易であること等の利点を仔し
ている。These film carrier semiconductor devices have advantages such as high processing speed because the bonding process can be performed at once regardless of the number of leads, and easy automation of the work because they use film carrier tape. I'm having a baby.
半導体チップの電極上にバンプを設ける方法としては、
第8図に示すフリップチップ方式もある。The method of providing bumps on the electrodes of a semiconductor chip is as follows:
There is also a flip-chip method shown in FIG.
これは半導体チップ1の電極上に半田からなるバンプ7
を格子状に形成し、第9図に示すように、プリント基板
11上に設けたポンディングパッド10上に直接バンプ
7を半田により接合するものである。This is a bump 7 made of solder on the electrode of the semiconductor chip 1.
are formed in a lattice shape, and as shown in FIG. 9, bumps 7 are bonded directly onto bonding pads 10 provided on a printed circuit board 11 by soldering.
このようなフリップチップ方式半導体装置は電極を半導
体チップ表面に格子状に設けることができるため、多数
電極化に有利である等の利点を有している。Such a flip-chip type semiconductor device has advantages such as being advantageous in providing a large number of electrodes because electrodes can be provided in a grid pattern on the surface of the semiconductor chip.
ところで、上述した従来のフィルムキャリヤ半導体装置
及びフリップチップ方式の半導体装置に搭載される半導
体チップ1は、その電極上にバンプ7を形成する必要が
ある。従来、この半導体チップ1の表面にバンプ7を形
成する場合には、ウェハ状態で半導体チップ1の電極上
に電解めっきすることにより実施されている
しかしながら、この従来のバンプ形成方法は、処理コス
トが高いという欠点がある。これは選択めっきによりバ
ンプを形成すること及びウェハに形成された半導体チッ
プの全てが良品ではなく、不良品も含まれているため処
理効率が悪いこと等が主な理由である。Incidentally, the semiconductor chip 1 mounted on the conventional film carrier semiconductor device and the flip-chip type semiconductor device described above requires bumps 7 to be formed on the electrodes thereof. Conventionally, when forming the bumps 7 on the surface of the semiconductor chip 1, it is carried out by electrolytic plating on the electrodes of the semiconductor chip 1 in a wafer state. However, this conventional bump forming method has a high processing cost. It has the disadvantage of being expensive. The main reasons for this are that the bumps are formed by selective plating, and that not all of the semiconductor chips formed on the wafer are good, but some are defective, resulting in poor processing efficiency.
これを解決するために、種々のバンプ形成方法が紹介さ
れている。−例としては、5olid StateTe
chnology 日本版1978年11月号P33
〜P35等で提案されているバンプ付きフィルムキャリ
ヤテープ(以下、B−TABという)がある。その外、
Natlonal Technical Report
vol 3l−Na3 Jun、1985 PllB
−PI24等に記載されている転写バンプ方法、並び
に特開昭54−2862号及び特開昭[1O−1945
43号等に開示されているようにワイヤボンディングに
おける金属ボールをバンプとする方法(以下、ボールバ
ンプという)等がある。To solve this problem, various bump forming methods have been introduced. -For example, 5solid StateTe
chnology Japanese version November 1978 issue P33
There is a film carrier tape with bumps (hereinafter referred to as B-TAB) proposed in P35 and the like. Besides that,
National Technical Report
vol 3l-Na3 Jun, 1985 PllB
- The transfer bump method described in PI24 etc., as well as JP-A-54-2862 and JP-A-Sho [1O-1945]
There is a method of using metal balls as bumps in wire bonding (hereinafter referred to as ball bumps), as disclosed in No. 43 and the like.
[発明が解決しようとする課題]
しかしながら、これらの従来のバンプ形成方法はいずれ
も以下に示すような欠点を有する。先ず、B−TAB法
はフィルムキャリヤテープのリード先端部を残して他の
リード部分をハーフエツチングし、ハーフエツチングさ
れずに凸状に残存する先端部をバンプするものである。[Problems to be Solved by the Invention] However, all of these conventional bump forming methods have the following drawbacks. First, the B-TAB method half-etches the other lead portions of the film carrier tape, leaving only the lead tips, and bumps the tips that remain in a convex shape without being half-etched.
しかしながら、この方法はリードの一部をハーフエツチ
ングするため、金属箔の両面を夫々パターニングしてエ
ツチングする必要があり、−殻内には金属箔のみの一部
フィルムキャリャテープで実施する。従って、各リード
は電気的選別が困難であるという欠点を有している。こ
れを解決するため、前述のごとく絶縁フィルム上に形成
されたリードに同様にバンプを形成することも可能であ
るが、工程が複雑になり、逆にコスト高になるという欠
点がある。However, since this method half-etches a portion of the lead, it is necessary to pattern and etch both sides of the metal foil, respectively, and - it is carried out using a partial film carrier tape with only the metal foil inside the shell. Therefore, each lead has the disadvantage that electrical selection is difficult. To solve this problem, it is possible to similarly form bumps on the leads formed on the insulating film as described above, but this has the disadvantage of complicating the process and increasing costs.
転写バンプ法は、ガラス等の基板上に電解めっき法によ
りバンプを形成し、フィルムキャリアテープのリードを
ボンディングしてバンプを基板からリードに転写する方
法であるが、リードに転写するためのボンディングが必
要であること等から、従来のウェハ状態でのバンプ形成
法と比してコスト的に利点は多いが、工程が複雑である
という難点がある。The transfer bump method is a method in which bumps are formed on a substrate such as glass by electrolytic plating, and the leads of a film carrier tape are bonded to transfer the bumps from the substrate to the leads. Although this method has many advantages in terms of cost compared to the conventional method of forming bumps on a wafer due to the necessity, it has the disadvantage that the process is complicated.
ボールバンプ法は、熱圧着ワイヤボンディングの際に形
成する金属ボールのみを半導体チップの電極上に接着し
て、これをバンプとするものであるが、バンプ形成時及
びフィルムキャリヤテープのリードをバンプにボンディ
ングするときの二度に亘り半導体チップの電極に熱的及
び機械的ストレスを印加するため、電極部が破壊しやす
く、信頼性的が劣るという欠点がある。In the ball bump method, only the metal balls formed during thermocompression wire bonding are bonded onto the electrodes of the semiconductor chip to form bumps. Since thermal and mechanical stresses are applied to the electrodes of the semiconductor chip twice during bonding, there is a drawback that the electrode portions are easily destroyed and reliability is poor.
本発明はかかる問題点に鑑みてなされたものであって、
半田被覆された金属バンプを容易に形成することができ
、接合性が優れたバンプを低コストで製造することがで
きる半導体チップのバンプ製造方法を提供することを目
的とする。The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a bump manufacturing method for a semiconductor chip that can easily form solder-coated metal bumps and can manufacture bumps with excellent bonding properties at low cost.
[課題を解決するための手段]
本発明に係る半導体チップのバンプ製造方法は、金属細
線の先端に金属ボールを形成する工程と、この金属ボー
ルを半導体チップの所定位置にボンディング接合する工
程と、前記金属細線を前記金属ボールから分離して前記
所定位置に金属ボールを設置する工程と、前記金属ボー
ルの表面に半田を被覆する工程とを何することを特徴と
する。[Means for Solving the Problems] A method for manufacturing a bump for a semiconductor chip according to the present invention includes a step of forming a metal ball at the tip of a thin metal wire, a step of bonding the metal ball to a predetermined position of a semiconductor chip, The method is characterized in that the steps of separating the thin metal wire from the metal ball and installing the metal ball at the predetermined position and coating the surface of the metal ball with solder are performed.
[作用コ
本発明においては、半導体チップの電極上、又はこの電
極上に形成したTi−Pt−Au+ ’ri−Cr−C
u若しくはTi−Cu−Au等のバリヤメタル層上にバ
ンプを形成するに際して、ワイヤボンディング法と同様
に金属細線の先端に金属ボールを形成し、この金属ボー
ルを前記電極上又はバリヤメタル層上に接合する。そし
て、前記金属細線を金属ボールから分離して金属ボール
を残存させる。その後、半田浸漬等の方法により前記金
属ボールの表面に半田を被覆する。このようにして、本
発明においては、半田被覆された金属ボールを容易に形
成することができ、リードとの接合に際しては半田によ
る接合となるため低温度及び低圧力でボンディングする
ことができると共に、内部に金属ボールが存在するため
、ボンディングに際してバンプがつぶれるという不都合
もない。[Function] In the present invention, Ti-Pt-Au+'ri-Cr-C formed on the electrode of the semiconductor chip or on this electrode is used.
When forming a bump on a barrier metal layer such as U or Ti-Cu-Au, a metal ball is formed at the tip of a thin metal wire in the same manner as the wire bonding method, and this metal ball is bonded onto the electrode or barrier metal layer. . Then, the thin metal wire is separated from the metal ball, leaving the metal ball. Thereafter, the surface of the metal ball is coated with solder by a method such as solder dipping. In this way, in the present invention, a metal ball coated with solder can be easily formed, and since the solder is used to join the lead, bonding can be performed at low temperature and low pressure. Since there is a metal ball inside, there is no problem of the bump being crushed during bonding.
[実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.
第1図は本発明の第1の実施例方法により製造した半導
体チップのバンプを示す断面図である。FIG. 1 is a sectional view showing a bump of a semiconductor chip manufactured by the method of the first embodiment of the present invention.
半導体チップ21上にはA)膜等からなる電極22が選
択的に形成されており、この電極22上の全面には絶縁
層25が形成されている。絶縁層25における電極22
上の部分には、ワイヤボンディング法と同様の方法によ
り金属ボール23が接合されている。そして、この金属
ボール23の周囲には半田24が被覆されている。An electrode 22 made of A) film or the like is selectively formed on the semiconductor chip 21, and an insulating layer 25 is formed on the entire surface of the electrode 22. Electrode 22 in insulating layer 25
A metal ball 23 is bonded to the upper portion by a method similar to wire bonding. The periphery of this metal ball 23 is coated with solder 24.
次に、上述の構造を有するバンプの形成方法について、
第2図を参照して具体的に説明する。Next, regarding a method for forming a bump having the above structure,
This will be explained in detail with reference to FIG.
第2図(a)乃至(C)はこのバンプの形成方法を工程
順に示す模式図である。即ち、本実施例においては、熱
圧着ワイヤボンディングにおいて形成される金属ボール
のみを、半導体チップ上に形成されたA!電極上に圧着
してボールバンプを形成する。FIGS. 2(a) to 2(C) are schematic diagrams showing the method of forming this bump in the order of steps. That is, in this embodiment, only the metal balls formed by thermocompression wire bonding are connected to the A! Press it onto the electrode to form a ball bump.
先ず、第2図(a)に示すように、A u r A g
+Cu等の金属細線34をツール31内に通し、放電
ロッド33により電気放電させるか、又は水素炎等によ
り加熱することにより、金属細線34の先端に金属ボー
ル23を形成する。First, as shown in FIG. 2(a), A u r A g
A metal ball 23 is formed at the tip of the metal wire 34 by passing a metal wire 34 made of +Cu or the like into the tool 31 and causing an electric discharge with a discharge rod 33 or heating with a hydrogen flame or the like.
次に、第2図(b)に示す如く、放電ロッド33を退避
させた後、ツール31を下降させて金属ボール23をA
f電極22との間で挾み、金属ボール23を半導体チッ
プ21(ウェハ30)のA!電極22上に熱圧着法又は
超音波法等の接合手段によって接合する。Next, as shown in FIG. 2(b), after retracting the discharge rod 33, the tool 31 is lowered and the metal ball 23 is
The metal ball 23 is sandwiched between the f electrode 22 and the A! of the semiconductor chip 21 (wafer 30). It is bonded onto the electrode 22 by a bonding method such as thermocompression bonding or ultrasonic bonding.
その後、第2図(C)に示す如く、クランパ32により
金属細線34を挟持しつつ、このクランパ32を上昇さ
せることにより、金属細線34を金属ボール23との結
合部で切断し、所望のボールバンプを形成する。Thereafter, as shown in FIG. 2(C), by raising the clamper 32 while holding the thin metal wire 34, the thin metal wire 34 is cut at the joint with the metal ball 23, and a desired ball is formed. Form a bump.
なお、金属細線34を金属ボール23との結合部で容易
に切断できるようにするため、金属ボール23を電極2
2上に圧着した後、ツール31を左右に振動させること
が好ましい。Note that in order to easily cut the thin metal wire 34 at the joint with the metal ball 23, the metal ball 23 is connected to the electrode 2.
2, it is preferable to vibrate the tool 31 from side to side.
また、半導体チップ1をウェハ30から個々に分離する
前に、上記実施例のように、ウェハ30の状態でボール
バンプを形成し、良品の半導体チップのみを選択してボ
ールバンプを形成することが好ましい。Furthermore, before separating the semiconductor chips 1 from the wafer 30, ball bumps can be formed in the wafer 30 as in the above embodiment, and only good semiconductor chips can be selected to form the ball bumps. preferable.
次に、ウェハ30の状態のまま、金属ボール23を溶融
半田中に浸漬して、ボールバンプ(金属ボール23)表
面に半田24を被覆する。これにより、第1図に示すよ
うな本実施例に係る金属バンプが形成される。Next, the metal balls 23 are immersed in the molten solder while the wafer 30 remains, and the surfaces of the ball bumps (metal balls 23) are coated with solder 24. As a result, a metal bump according to this embodiment as shown in FIG. 1 is formed.
金属ボール23に対する半田24の被覆方法としては、
浸漬法の外、溶融半田の噴流中にウェハ表面を介在させ
て溶融半田の噴流を金属ボール表面にあてる方法、金属
ボール表面に半田ペーストを塗布して溶融させる方法等
がある。しかしながら、ボールバンプ以外のウェハ表面
には酸化膜及び窒化膜等の絶縁層25が形成されている
ため、半田浸漬法のように半田がウェハ30の全面に付
着してしまうような手段を採用しても、金属ボール23
の表面に半田24を選択的に被覆することができる。従
って、この浸漬法のように簡素な手段により、容易に且
つ低コストで金属ボール23の表面に選択的に半田を被
覆することができる。The method for coating the metal balls 23 with the solder 24 is as follows:
In addition to the dipping method, there are other methods, such as a method in which the wafer surface is interposed in the jet of molten solder and the jet of molten solder is applied to the surface of the metal ball, and a method in which solder paste is applied to the surface of the metal ball and melted. However, since an insulating layer 25 such as an oxide film and a nitride film is formed on the wafer surface other than the ball bumps, a method such as the solder dipping method that causes solder to adhere to the entire surface of the wafer 30 is not used. However, metal ball 23
It is possible to selectively coat the surface of the solder 24 with the solder 24. Therefore, the surface of the metal ball 23 can be selectively coated with solder easily and at low cost by a simple means such as this dipping method.
次に、このようなボールバンプを形成した半導体チップ
の搭載方法について説明する。先ず、フィルムキャリヤ
半導体装置の場合は、リードを形成したフィルムキャリ
ヤテープを準備し、リードと半導体チップのバンプとを
位置合わせした後、加熱ツールにより加圧加熱してボン
ディングを行う。Next, a method for mounting a semiconductor chip having such ball bumps formed thereon will be described. First, in the case of a film carrier semiconductor device, a film carrier tape with leads formed thereon is prepared, the leads are aligned with the bumps of the semiconductor chip, and then bonding is performed by applying heat and pressure with a heating tool.
従来のフィルムキャリヤ半導体装置のリードボンディン
グはAu又はAuめっきしたCu等からなるバンプとA
u又はSn等のメツキを施したリードとの組合わせによ
り、Au−Auの熱圧着法又はAu−8nの共晶合金法
等により実施しており、十分な接合強度を得るためには
、400乃至500℃の温度に加熱すると共に、1リー
ド当り50乃至100g/C4の圧力で加圧する必要が
あった。Lead bonding of conventional film carrier semiconductor devices involves bumps made of Au or Au-plated Cu, etc.
This is done by Au-Au thermocompression bonding method or Au-8n eutectic alloy method, etc. in combination with leads plated with U or Sn. It was necessary to heat it to a temperature of 500° C. to 500° C. and pressurize it at a pressure of 50 to 100 g/C4 per lead.
しかしながら、最近の半導体装置の機能増加により、チ
ップサイズの増大とリードの多数化が著しくなってきた
。そして、チップサイズの増大は加熱ツールの温度均一
性を困難にし、リードの多数化は加圧力の増大をもたら
し、装置構造上の複雑化をもたらすという問題点があっ
た。特に、リードの多数化は、1リード当り70g/c
jの圧力をかけた場合でも、500 リードの半導体チ
ップの場合は全体で35kg/cJの圧力を必要とし、
ボンディング装置の加圧機構及びステージとの間の平衡
度調整等について、大幅な変更を要求する。However, with the recent increase in the functionality of semiconductor devices, the chip size and the number of leads have increased significantly. Moreover, the increase in the chip size makes it difficult to maintain temperature uniformity of the heating tool, and the increase in the number of leads increases the pressing force, complicating the structure of the device. In particular, increasing the number of leads is 70g/c per lead.
Even if a pressure of J is applied, a total pressure of 35 kg/cJ is required for a 500 lead semiconductor chip.
Significant changes are required to the pressure mechanism of the bonding device and the balance adjustment between it and the stage.
これに対し、本発明のバンプは半田による接合であるの
で、加熱温度は250乃至350°Cでよく、圧力も半
田溶融法であるため大幅に減少させることができ、従来
のボールバンプでの問題点であった熱的及び機械的衝撃
を著しく緩和できる。また、従来においてもAu等のバ
ンプの代わりに半田のバンプを使用することがあるが、
この半田バンプは加熱ツールによりリードを加熱加圧し
た際につぶれやすく、圧着後のリードの高さを所定値に
保つことができなくなる。これに対し、本実施例のボー
ルバンプはAu等の金属ボールが中心に存在するのでこ
のような欠点がない。On the other hand, since the bumps of the present invention are joined by solder, the heating temperature only needs to be 250 to 350°C, and since the solder melting method is used, the pressure can be significantly reduced, which is a problem with conventional ball bumps. Thermal and mechanical shocks that were a problem can be significantly alleviated. Also, in the past, solder bumps were sometimes used instead of Au bumps, etc.
These solder bumps tend to collapse when the leads are heated and pressurized with a heating tool, making it impossible to maintain the height of the leads at a predetermined value after crimping. On the other hand, the ball bump of this embodiment does not have such a drawback because a metal ball such as Au is present in the center.
フリップチップ方式の半導体装置の場合についても、従
来と同様にプリント基板にバンプを形成した半導体チッ
プをフェイスダウンして位置決めボンディングすればよ
い。In the case of a flip-chip type semiconductor device as well, positioning bonding may be performed by positioning and positioning a semiconductor chip with bumps formed on a printed circuit board face down, as in the conventional case.
第2図は本発明の第2の実施例方法により製造したバン
プを示す断面図である。第3図において第1図と同一物
には同一符号を付して説明を省略する。FIG. 2 is a sectional view showing a bump manufactured by the second embodiment method of the present invention. In FIG. 3, the same parts as in FIG. 1 are denoted by the same reference numerals, and their explanation will be omitted.
半導体チップ21の表面上には電極22が選択的に形成
されており、電極22上にはTi−Pt−Au層、Ti
−Cu−Au層又はCr−Cu−Au等からなるバリヤ
メタル層26が選択的に形成されている。そして、この
バリヤメタル層26上に、金属ボール23及び半田24
からなるボールバンプが配設されている。An electrode 22 is selectively formed on the surface of the semiconductor chip 21, and a Ti-Pt-Au layer and a Ti-Pt-Au layer are formed on the electrode 22.
A barrier metal layer 26 made of -Cu-Au layer or Cr-Cu-Au layer is selectively formed. Then, metal balls 23 and solder 24 are placed on this barrier metal layer 26.
A ball bump consisting of
本実施例方法においては、先ず、例えば、フォトレジス
ト法等を使用して、A!電極22上にT s + P
L Cre Cul Au等から選択された金属を選
択的に蒸着することにより、これらの金属からなる層の
積層体としてバリヤメタル層26を形成する。次に、こ
のバリアメタル層26の上に、第1の実施例と同様にし
て金属ボール23を接合した後、金属ボール23の表面
に半田24を被覆して本実施例のバンブが完成する。In the method of this embodiment, first, for example, using a photoresist method, A! T s + P on the electrode 22
By selectively depositing a metal selected from L Cre Cul Au and the like, the barrier metal layer 26 is formed as a stack of layers made of these metals. Next, a metal ball 23 is bonded onto this barrier metal layer 26 in the same manner as in the first embodiment, and then the surface of the metal ball 23 is coated with solder 24 to complete the bump of this embodiment.
この実施例では、A7電極22をバリヤメタル層26が
被覆しているので、第1の実施例と同様の効果を奏する
のに加え、信頼性が向上するという利点がある。In this embodiment, since the A7 electrode 22 is covered with the barrier metal layer 26, there is an advantage that reliability is improved in addition to producing the same effects as the first embodiment.
口発明の効果コ
以上説明したように、本発明は、例えばワイヤボンディ
ングと同様にして金属ボールを形成し、この金属ボール
を半導体チップの所定位置に接合した後、例えば全体を
溶融半田中に浸漬することにより、金属ボールの表面に
半田を被覆してバンブを形成するから、接合性が優れた
バンブを容易に且つ低コストで形成することができる。Effects of the Invention As explained above, the present invention involves forming a metal ball in a manner similar to, for example, wire bonding, bonding the metal ball to a predetermined position on a semiconductor chip, and then immersing the entire body in molten solder. By doing this, the surface of the metal ball is coated with solder to form a bump, so that a bump with excellent bonding properties can be easily formed at low cost.
そして、このように半田被覆されたバンブを形成した半
導体チップを搭載する場合には、従来に比して低温度且
つ低圧力でリードをボンディングできる外、ボンディン
グの際にバンブがつぶれることもなく、極めて信頼性が
高い半導体装置が得られる。When mounting a semiconductor chip with solder-coated bumps formed in this way, the leads can be bonded at a lower temperature and pressure than before, and the bumps will not be crushed during bonding. A highly reliable semiconductor device can be obtained.
第1図は本発明の第1の実施例方法により製造したバン
ブを示す断面図、第2図(a)乃至(c)はそのバンブ
形成方法を工程順に示す模式図、第3図は本発明の第2
の実施例方法により製造したバンブを示す断面図、第4
図乃至第7図は従来のフィルムキャリヤ半導体装置を示
すもので、第4図乃至第6図はその製造途中の工程を示
す図、第7図はその実装状態を示す図、第8図及び第9
図は従来のフリップチップ半導体装置を示すもので、第
8図はそのプリップチップ方式の半導体チップの平面図
、第9図はその実装状態を示す図である。
1.21;半導体チップ、2;フィルムキャリヤテープ
、7;バンブ、22;電極、23;金属ボール、24;
半田、26;バリヤメタル層、30;ウェハ、31;ツ
ール、34;金属細線21;半導体す・ノブ
22:を鞠
23;金属ホール
24;半田
26:バリヤメタノl
第
図
第
図
第
図
9:樹脂
11ニアす〉ト基本i
第
図
第
図
第
図
第
図FIG. 1 is a sectional view showing a bump manufactured by the method of the first embodiment of the present invention, FIGS. 2(a) to (c) are schematic diagrams showing the bump forming method in the order of steps, and FIG. the second of
Cross-sectional view showing the bump manufactured by the example method, No. 4
7 to 7 show a conventional film carrier semiconductor device, FIGS. 4 to 6 show the process in the middle of its manufacture, FIG. 7 shows its mounting state, and FIGS. 9
The figures show a conventional flip-chip semiconductor device. FIG. 8 is a plan view of the flip-chip type semiconductor chip, and FIG. 9 is a diagram showing its mounting state. 1.21; semiconductor chip, 2; film carrier tape, 7; bump, 22; electrode, 23; metal ball, 24;
Solder, 26; Barrier metal layer, 30; Wafer, 31; Tool, 34; Fine metal wire 21; Semiconductor knob 22: Ball 23; Metal hole 24; Solder 26: Barrier methanol Figure 9: Resin 11 Nearest Basic i Figure Figure Figure Figure
Claims (1)
この金属ボールを半導体チップの所定位置にボンディン
グ接合する工程と、前記金属細線を前記金属ボールから
分離して前記所定位置に金属ボールを設置する工程と、
前記金属ボールの表面に半田を被覆する工程とを有する
ことを特徴とする半導体チップのバンプ製造方法。(1) A step of forming a metal ball at the tip of the thin metal wire,
a step of bonding the metal ball to a predetermined position of a semiconductor chip; a step of separating the metal thin wire from the metal ball and installing the metal ball at the predetermined position;
A method for manufacturing a bump for a semiconductor chip, comprising the step of coating the surface of the metal ball with solder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1185654A JPH0350736A (en) | 1989-07-18 | 1989-07-18 | Manufacture of bump of semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1185654A JPH0350736A (en) | 1989-07-18 | 1989-07-18 | Manufacture of bump of semiconductor chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0350736A true JPH0350736A (en) | 1991-03-05 |
Family
ID=16174543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1185654A Pending JPH0350736A (en) | 1989-07-18 | 1989-07-18 | Manufacture of bump of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0350736A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5908317A (en) * | 1996-03-11 | 1999-06-01 | Anam Semiconductor Inc. | Method of forming chip bumps of bump chip scale semiconductor package |
JP2008301260A (en) * | 2007-05-31 | 2008-12-11 | Kyocera Kinseki Corp | Method of manufacturing piezoelectric oscillator |
DE19743767B4 (en) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | A method of manufacturing a semiconductor die package having a surface mount semiconductor die and a semiconductor die package having a semiconductor die fabricated therefrom |
US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
CN102915981A (en) * | 2012-11-08 | 2013-02-06 | 南通富士通微电子股份有限公司 | Semiconductor device and packaging method thereof |
-
1989
- 1989-07-18 JP JP1185654A patent/JPH0350736A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5908317A (en) * | 1996-03-11 | 1999-06-01 | Anam Semiconductor Inc. | Method of forming chip bumps of bump chip scale semiconductor package |
DE19743767B4 (en) * | 1996-12-27 | 2009-06-18 | LG Semicon Co., Ltd., Cheongju | A method of manufacturing a semiconductor die package having a surface mount semiconductor die and a semiconductor die package having a semiconductor die fabricated therefrom |
JP2008301260A (en) * | 2007-05-31 | 2008-12-11 | Kyocera Kinseki Corp | Method of manufacturing piezoelectric oscillator |
US7969004B2 (en) | 2007-10-05 | 2011-06-28 | Sharp Kabushiki Kaisha | Semiconductor device, method for mounting semiconductor device, and mounting structure of semiconductor device |
CN102915981A (en) * | 2012-11-08 | 2013-02-06 | 南通富士通微电子股份有限公司 | Semiconductor device and packaging method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6440835B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
EP1500130A1 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
JPH04326534A (en) | Chip bonding method of semiconductor device | |
US5877079A (en) | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void | |
US6664138B2 (en) | Method for fabricating a circuit device | |
US6350632B1 (en) | Semiconductor chip assembly with ball bond connection joint | |
JPH07142488A (en) | Bump structure, formation thereof and flip-chip mounting structure | |
JP3836349B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003017531A (en) | Semiconductor device | |
JPH0350736A (en) | Manufacture of bump of semiconductor chip | |
JP3022151B2 (en) | Capillary for wire bonding apparatus and method for forming electrical connection bump using the capillary | |
JPH0817870A (en) | Semiconductor device | |
JP3397045B2 (en) | Semiconductor device and manufacturing method thereof | |
JPS62196839A (en) | Hybrid type semiconductor device | |
JP2748759B2 (en) | Method of manufacturing film carrier tape | |
JPH08186117A (en) | Method for capillary and bump forming of wire bonding apparatus | |
JP3674550B2 (en) | Semiconductor device | |
JPH11224888A (en) | Semiconductor device and its manufacturing | |
JPS63318744A (en) | Semiconductor device | |
JPH05175408A (en) | Material and method for mounting semiconductor element | |
JP3493323B2 (en) | BGA package for semiconductor chip and method of manufacturing the same | |
JPH04299544A (en) | Manufacture of film carrier semiconductor device | |
JPH04154137A (en) | Manufacture of film carrier tape | |
JP2002093828A (en) | Manufacturing method of semiconductor device | |
JP2001085595A (en) | Semiconductor device and electronic apparatus using it and manufacture thereof |