JP3674550B2

JP3674550B2 - Semiconductor device

Info

Publication number: JP3674550B2
Application number: JP2001221125A
Authority: JP
Inventors: 和彦松村; 浩一長尾; 英之金子; 由起子中岡; 博昭藤本
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-07-23
Filing date: 2001-07-23
Publication date: 2005-07-20
Anticipated expiration: 2021-07-23
Also published as: JP2003037243A

Description

【０００１】
【発明の属する技術分野】
本発明は、２つの半導体チップを対向させてそれぞれの半導体チップの電極をバンプにより接続した半導体装置に関するものであり、特に、バンプが形成される電極の裏面側に形成される配線層数を考慮した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の低コスト化および小型化を図るために、互いに異なる機能を有するＬＳＩ又は互いに異なるプロセスにより形成されたＬＳＩを有する半導体チップどうしがフェースダウン方式で接合されてなる半導体装置が提案されている。
【０００３】
以下、従来の半導体装置について説明する。
【０００４】
図３は、従来の半導体装置を示す断面図である。
【０００５】
図３に示すように、第１の半導体チップ１の上に内部電極２および外部電極３が、また第１の半導体チップ１の内部電極２に無電解ＮｉめっきによりＮｉよりなる第１のバンプ４が形成されている。また、第２の半導体チップ５の内部電極６と第２の半導体チップ５の内部電極６上に形成されたバリヤメタル７の上面にはんだよりなる第２のバンプ８が形成され、第１のバンプ４と第２のバンプ８とが接続されている。
【０００６】
また、第１の半導体チップ１と第２の半導体チップ５との間には絶縁性樹脂９が充填されており、第１の半導体チップ１と第２の半導体チップ５とはバンプおよび絶縁性樹脂９によって一体化されている。なお、第１の半導体チップ１内には内部配線１０が形成されているため、第１の半導体チップ１の内部配線１０が形成された部分と形成されていない部分で、第１の半導体チップ１の内部配線１０の厚み分だけ第１の半導体チップ１の内部電極２間で表面の高さに段差が生じ、このため第１の半導体チップ１の第１のバンプ４と第２の半導体チップ５の第２のバンプ８との接合部において、第１の半導体チップ１の内部配線１０がない部分の第１の半導体チップ１の内部電極２上に形成された第１のバンプ４は第２の半導体チップ５の第２のバンプ８との接続面積が小さくなっている。
【０００７】
また、第１の半導体チップ１はリードフレームのダイパッド１１にダイボンド樹脂１２により固定されているとともに、第１の半導体チップ１の外部電極３とリードフレームの外部リード１３とは金属細線１４を介して電気的に接続されている。第１の半導体チップ１、第２の半導体チップ５、金属細線１４、ダイパッド１１および外部リード１３の一部は封止樹脂１５によって封止されている。
【０００８】
次に、従来の半導体装置の製造方法について説明する。
【０００９】
図４は、従来の半導体装置の製造方法の各工程を示す断面図である。
【００１０】
まず、図４（ａ）に示すように、第１の半導体チップ１の内部電極２に無電解めっき法によりＮｉよりなる第１のバンプ４を形成する。また、第２の半導体チップ５の内部電極６上の第２のバンプ８の形成については、第２の半導体チップ５のウェハー上に蒸着により、バリヤメタル７を形成した後、レジストによりバンプパターンを形成し電解はんだめっきによりはんだよりなる第２のバンプ８を形成する。そして、はんだよりなる第２のバンプ８をマスクにして第２のバリヤメタル７をウエットエッチングにより溶解除去した後、はんだよりなる第２のバンプ８をリフローして半球状にする。
【００１１】
次に、図４（ｂ）に示すように、第１の半導体チップ１上に封止樹脂１５を塗布し、接続用ツール３４に真空吸着した第２の半導体チップ５のはんだよりなる第２のバンプ８と第１の半導体チップ１の内部電極２とＮｉよりなる第１のバンプ４を一致させる。
【００１２】
次に、図４（ｃ）に示すように、第２の半導体チップ５を第１の半導体チップ１に設置し、加熱によりはんだよりなる第２のバンプ８を溶融させ第２の半導体チップ５の内部電極６に形成された第２のバンプ８と、第１の半導体チップ１の内部電極２に形成された第１のバンプ４とをはんだづけにより接合する。ここで、第２の半導体チップ５の上面からツール３４により押圧する。
【００１３】
最後に、図４（ｄ）に示すように、第１の半導体チップ１をリードフレームのダイパッド１１にダイボンドし、第１の半導体チップ１の外部電極３とリードフレームの外部リード１３を金属細線１４により接続し、封止樹脂１５によって封止する。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置は、第１の半導体チップの各電極の裏面側に形成された配線層数が異なる場合、各電極の上面に形成されたバンプの高さも異なる。したがって、第２の半導体チップの電極に形成された第２のバンプに対して第１のバンプが食い込む量にバラツキが生じ、第２のバンプと第１のバンプとの接合面積が十分に確保できずに接合強度が不足するという課題が発生する。
【００１５】
本発明は、電極の裏面側に形成される配線層数を同一にすることで、電極に形成されるバンプの高さを揃え、２つの相対する半導体素子の電極どうしのバンプを介した接合部の接合強度を安定して確保する半導体装置およびその製造方法を提供するものである。
【００１７】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、第１の半導体チップの内部電極と第２の半導体チップの電極とが接続部材を介して接続され、接続に用いた前記第１の半導体チップの内部電極の裏面側に形成された内部配線用配線層数が異なる前記内部電極に対しては、前記内部電極の裏面側に第１のダミー配線を配置し、前記内部電極各々の裏面側に形成された配線層数を同一とし、接続に用いた前記第２の半導体チップの電極の裏面側に形成された内部配線用配線層数が異なる前記電極に対しては、前記電極の裏面側に第２のダミー配線を配置し、前記電極各々の裏面側に形成された配線層数を同一としている。
【００１８】
また、接続部材はバンプである。
【００１９】
また、接続部材は、第１の半導体チップの内部電極に形成された第１のバンプと、第２の半導体チップの電極に形成された第２のバンプとからなる。
【００２０】
したがって、第１のバンプと第２のバンプとの各々の接合部分において接合面積が同一となるので、全ての接合部で接合強度を安定して確保することができる。
【００２１】
また、第１のバンプは半田バンプであり、前記第１のバンプに第２のバンプが食い込んでいる。
【００２２】
このように、第１のバンプを半田バンプにより形成することで、第２のバンプが半田バンプよりなる第１のバンプに食い込みやすくなる。
【００２３】
また、第１の半導体チップの裏面がダイパッドの上面に接着され、前記第１の半導体チップの上面で、第２の半導体チップが搭載された部分を除く部分に形成された外部電極とリードとが金属細線で電気的に接続され、前記第１の半導体チップ、前記第２の半導体チップおよび前記金属細線が封止樹脂により封止されている。
【００２４】
これにより、２つの半導体チップが相対して接合された半導体装置が封止樹脂で封止された樹脂封止型半導体装置の実現が可能となり、外部端子としてリードが突出している。
【００２５】
以上、本発明の半導体装置は、それぞれの半導体チップの電極の裏面側に選択的にダミーの配線を形成することで、それぞれの半導体チップの電極の裏面側の配線層数を同一にして、半導体チップの電極の表面の高さを一定とすることにより、２つの半導体チップそれぞれに形成されたバンプどうしの接合面積を一定にすることにより、接続信頼性が向上した高性能な半導体装置を得る。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態の半導体装置およびその製造方法について図面を参照しながら説明する。
【００２７】
まず、本実施形態の半導体装置について説明する。
【００２８】
図１は、本実施形態の半導体装置を示す断面図である。
【００２９】
図１に示すように、１６は第１の半導体チップ、１７は第２の半導体チップ、１８は第２の半導体チップ１７の保護膜、１９は第１の半導体チップの外部電極、２０は第１の半導体チップの内部電極、２１は第１のバンプ、２２は第１の半導体チップの内部配線、２３はダミー配線、２４は第２の半導体チップの内部電極、２５は第２の半導体チップのバリヤメタル、２６は第２のバンプ、２７は封止樹脂、２８はダイボンド樹脂、２９はリードフレームの外部リード、３０はリードフレームのダイパッド、３１は金属細線、３２は封止樹脂を示している。
【００３０】
そして、第１の半導体チップ１６と第２の半導体チップ１７は間隙を有した状態で、第１の半導体チップ１６の内部電極２０に無電解めっき法により形成し、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバンプ２１と、第２の半導体チップ１７の内部電極２４上にＴｉ／Ｃｕ／Ｎｉの順序で膜厚が０．２／０．５／３[μｍ]の厚みで形成されたバリヤメタル２５の上面に電解はんだめっきにより成され、直径が５０[μｍ]で高さが４０[μｍ]のＳｎ−３．５Ａｇはんだよりなる第２のバンプ２６とが電気的に接合されている。また、すべての接合に用いる第１の半導体チップ１６の内部電極２０の裏面側にはダミー配線２３が形成され、配線層数が同一になっており、第１の半導体チップ１６上の内部電極２０の表面高さが一定になっている。また、第１の半導体チップ１６をリードフレームのダイパッド３０にダイボンド樹脂２８により接着し、第１の半導体チップ１６の外部電極１９とリードフレームの外部リード２９を金属細線３１にて接続した状態で、封止樹脂３２にて封止されている。
【００３１】
以上、本実施形態の半導体装置は、第１の半導体素子の内部電極の裏面側に選択的にダミー配線が形成されることで、全ての内部電極の高さが同一になるので、内部電極各々の上面に形成される全ての第１のバンプの高さを同一にすることが可能となる。すなわち、内部電極の裏面側に形成される内部配線層数が、各々の内部電極の裏面側で異なっても、裏面側に内部配線が形成されていない内部電極の裏面側にダミー配線を形成することで、全ての内部電極の高さを、裏面側に内部配線が形成された内部電極の高さに揃えることができる。
【００３２】
したがって、内部電極の高さが揃った状態でバンプが形成されるので、第２の半導体チップの内部電極に形成された第２のバンプに対する第１のバンプの食い込み量が一定となり、接合強度を確保することができる。
【００３３】
次に、本実施形態の半導体装置の製造方法について説明する。
【００３４】
図２は、本実施形態の半導体装置の製造方法の各工程を示した断面図である。
【００３５】
図２（ａ）に示すように、第１の半導体チップ１６においては第１の半導体チップ１６の内部電極２０の下層には内部配線２２とダミー配線２３を形成し、内部配線２２の層数を統一することで、第１の半導体チップ１６の内部電極２０の表面高さを一定にしている。また、第１の半導体チップ１６の内部電極２０上に無電解めっき法によって第１のバンプ２１が形成される。無電解めっき法においては、無電解Ｎｉめっき前処理を行った第１の半導体チップ１６を９０[℃]に加温した無電解Ｎｉめっき液が浸漬することによって、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバンプ２１を形成する。
【００３６】
また、第２の半導体チップ１７の内部電極２４に電解めっき法により第２のバンプ２６を形成する。第２のバンプ２６の形成については、第２の半導体チップ１７のウェハー上に蒸着によりＴｉ／Ｃｕの第２のバリヤメタル２５を膜厚０．２／０．５[μｍ]で形成した後、２０[μｍ]厚程度のレジストにより、直径が５０[μｍ]のバンプパターンを形成し、バンプパターンの上面に電解Ｎｉめっきにより３[μｍ]のＮｉをめっきしその上に、電解はんだめっきによって直径が５０[μｍ]で高さが３０[μｍ]のＳｎ−３．５Ａｇよりなる第２のバンプ２６を形成する。そして、ＮｉとＳｎ−３．５Ａｇで形成した第２のバンプ２６をマスクにしてＴｉ／Ｃｕで形成された第２のバリヤメタル２５をＴｉは過酸化水素水、Ｃｕは硫酸でウエットエッチングにより溶解除去し、Ｓｎ−３．５Ａｇのめっき層をリフローして半球状にする。
【００３７】
次に、図２（ｂ）に示すように、第１の半導体チップ１６上の第２の半導体チップ１７を搭載する位置に第１の半導体チップ１６の外部電極１９を塞がないようにエポキシ、ポリイミド、アクリル等の封止樹脂２７を塗布し、接合用ツール３３に真空吸着した第２の半導体チップ１７の第２のバンプ２６と第１の半導体チップ１６の第１のバンプ２１を一致させる。
【００３８】
次に、図２（ｃ）に示すように、接合用ツール３３を介して加熱することにより第１のバンプ２１と第２のバンプ２６により第２の半導体チップ１７と第１の半導体チップ１６を接合する。その後、２００[℃]から２７０[℃]に加熱によりＳｎ−３．５Ａｇはんだよりなる第２のバンプ２６を溶融させＮｉよりなる第１のバンプ２１をはんだづけにより接合し、さらに封止樹脂２７を硬化させる。また、この時、第１の半導体チップ１６と第２の半導体チップ１７の表面間の間隙は、２〜３０[μｍ]である。
【００３９】
次に、図２（ｄ）に示すように、第２の半導体チップ１７が接合された第１の半導体チップ１６をリードフレームのダイパッド３０にダイボンド樹脂２８により接着し、第１の半導体チップ１６の外部電極１９とリードフレームの外部リード２９を金属細線３１にて接続し、最後に封止樹脂３２にて封止する。
【００４０】
【発明の効果】
本発明の半導体装置は、半導体チップの内部電極の裏面側にダミー配線を形成することで、半導体チップの内部配線層数を同一にして、半導体チップの内部電極表面の高さを一定にすることにより、内部電極上に形成したバンプどうしの接合面積を一定にすることで、接合信頼性が向上した高性能な半導体装置を得るものとなっている。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】従来の半導体装置の断面図
【図４】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１第１の半導体チップ
２内部電極
３外部電極
４第１のバンプ
５第２の半導体チップ
６内部電極
７バリヤメタル
８第２のバンプ
９絶縁性樹脂
１０内部配線
１１ダイパッド
１２ダイボンド樹脂
１３外部リード
１４金属細線
１５封止樹脂
１６第１の半導体チップ
１７第２の半導体チップ
１８保護膜
１９外部電極
２０内部電極
２１第１のバンプ
２２内部配線
２３ダミー配線
２４内部電極
２５バリヤメタル
２６第２のバンプ
２７封止樹脂
２８ダイボンド樹脂
２９外部リード
３０ダイパッド
３１金属細線
３２封止樹脂
３３接合用ツール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which two semiconductor chips are opposed to each other and electrodes of the respective semiconductor chips are connected by bumps. In particular, the number of wiring layers formed on the back side of the electrodes on which the bumps are formed is considered. The present invention relates to a semiconductor device.
[0002]
[Prior art]
In recent years, in order to reduce the cost and size of a semiconductor device, there has been proposed a semiconductor device in which LSI chips having different functions or LSI chips formed by different processes are joined together in a face-down manner. ing.
[0003]
A conventional semiconductor device will be described below.
[0004]
FIG. 3 is a cross-sectional view showing a conventional semiconductor device.
[0005]
As shown in FIG. 3, the internal electrode 2 and the external electrode 3 are formed on the first semiconductor chip 1, and the first bump 4 made of Ni is formed on the internal electrode 2 of the first semiconductor chip 1 by electroless Ni plating. Is formed. In addition, second bumps 8 made of solder are formed on the upper surface of the inner electrode 6 of the second semiconductor chip 5 and the barrier metal 7 formed on the inner electrode 6 of the second semiconductor chip 5. And the second bump 8 are connected.
[0006]
In addition, an insulating resin 9 is filled between the first semiconductor chip 1 and the second semiconductor chip 5, and the first semiconductor chip 1 and the second semiconductor chip 5 have bumps and an insulating resin. 9 is integrated. Since the internal wiring 10 is formed in the first semiconductor chip 1, the first semiconductor chip 1 is formed in a portion where the internal wiring 10 is formed and a portion where the internal wiring 10 is not formed. A difference in the height of the surface between the internal electrodes 2 of the first semiconductor chip 1 is caused by the thickness of the internal wiring 10, and therefore, the first bump 4 and the second semiconductor chip 5 of the first semiconductor chip 1. The first bump 4 formed on the internal electrode 2 of the first semiconductor chip 1 in the portion where the internal wiring 10 of the first semiconductor chip 1 is not present is the second bump 8. The connection area between the semiconductor chip 5 and the second bump 8 is reduced.
[0007]
The first semiconductor chip 1 is fixed to the die pad 11 of the lead frame with a die bond resin 12, and the external electrode 3 of the first semiconductor chip 1 and the external lead 13 of the lead frame are connected through a fine metal wire 14. Electrically connected. The first semiconductor chip 1, the second semiconductor chip 5, the fine metal wires 14, the die pad 11, and part of the external leads 13 are sealed with a sealing resin 15.
[0008]
Next, a conventional method for manufacturing a semiconductor device will be described.
[0009]
FIG. 4 is a cross-sectional view showing each step of a conventional method for manufacturing a semiconductor device.
[0010]
First, as shown in FIG. 4A, first bumps 4 made of Ni are formed on the internal electrodes 2 of the first semiconductor chip 1 by electroless plating. The second bump 8 on the internal electrode 6 of the second semiconductor chip 5 is formed by depositing a barrier metal 7 on the wafer of the second semiconductor chip 5 by vapor deposition and then forming a bump pattern with a resist. Second bumps 8 made of solder are formed by electrolytic solder plating. Then, after the second barrier metal 7 is dissolved and removed by wet etching using the second bumps 8 made of solder as a mask, the second bumps 8 made of solder are reflowed to be hemispherical.
[0011]
Next, as shown in FIG. 4B, a second resin made of solder of the second semiconductor chip 5 is applied on the first semiconductor chip 1 and vacuum-adsorbed on the connection tool 34. The bump 8, the internal electrode 2 of the first semiconductor chip 1, and the first bump 4 made of Ni are made to coincide.
[0012]
Next, as shown in FIG. 4 (c), the second semiconductor chip 5 is placed on the first semiconductor chip 1, and the second bumps 8 made of solder are melted by heating to form the second semiconductor chip 5. The second bumps 8 formed on the internal electrodes 6 and the first bumps 4 formed on the internal electrodes 2 of the first semiconductor chip 1 are joined by soldering. Here, the tool 34 is pressed from the upper surface of the second semiconductor chip 5.
[0013]
Finally, as shown in FIG. 4D, the first semiconductor chip 1 is die-bonded to the die pad 11 of the lead frame, and the external electrode 3 of the first semiconductor chip 1 and the external lead 13 of the lead frame are connected to the fine metal wire 14. And are sealed with a sealing resin 15.
[0014]
[Problems to be solved by the invention]
However, in the conventional semiconductor device, when the number of wiring layers formed on the back surface side of each electrode of the first semiconductor chip is different, the height of the bump formed on the upper surface of each electrode is also different. Therefore, variation occurs in the amount of the first bump that bites into the second bump formed on the electrode of the second semiconductor chip, and a sufficient bonding area between the second bump and the first bump can be secured. Therefore, the problem that the bonding strength is insufficient occurs.
[0015]
In the present invention, the number of wiring layers formed on the back surface side of the electrode is made the same so that the height of the bump formed on the electrode is made uniform, and the joint portion through the bumps between the electrodes of two opposing semiconductor elements The present invention provides a semiconductor device that stably secures the bonding strength of the semiconductor device and a method for manufacturing the same.
[0017]
[Means for Solving the Problems]
In order to solve the conventional problem, in the semiconductor device of the present invention, the internal electrode of the first semiconductor chip and the electrode of the second semiconductor chip are connected via a connecting member, and the first used for the connection. For the internal electrodes having different numbers of internal wiring layers formed on the back side of the internal electrode of the semiconductor chip, a first dummy wiring is disposed on the back side of the internal electrode, For the electrodes having the same number of wiring layers formed on the back side and different numbers of wiring layers for internal wiring formed on the back side of the electrodes of the second semiconductor chip used for connection, A second dummy wiring is arranged on the back side, and the number of wiring layers formed on the back side of each of the electrodes is the same.
[0018]
The connecting member is a bump.
[0019]
The connecting member includes a first bump formed on the internal electrode of the first semiconductor chip and a second bump formed on the electrode of the second semiconductor chip.
[0020]
Therefore, since the bonding area is the same at each bonding portion between the first bump and the second bump, the bonding strength can be stably secured at all the bonding portions.
[0021]
Further, the first bump is a solder bump, and the second bump is biting into the first bump.
[0022]
Thus, by forming the first bump by the solder bump, the second bump easily bites into the first bump made of the solder bump.
[0023]
In addition, the back surface of the first semiconductor chip is bonded to the upper surface of the die pad, and external electrodes and leads formed on portions of the upper surface of the first semiconductor chip other than the portion on which the second semiconductor chip is mounted. The first semiconductor chip, the second semiconductor chip, and the metal thin wire are sealed with a sealing resin.
[0024]
This makes it possible to realize a resin-encapsulated semiconductor device in which a semiconductor device in which two semiconductor chips are bonded to each other is sealed with a sealing resin, and leads are projected as external terminals.
[0025]
As described above, in the semiconductor device of the present invention, the dummy wiring is selectively formed on the back side of the electrode of each semiconductor chip so that the number of wiring layers on the back side of the electrode of each semiconductor chip is the same. A high-performance semiconductor device with improved connection reliability is obtained by making the surface area of the electrode of the chip constant, and making the joint area between the bumps formed on each of the two semiconductor chips constant.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the drawings.
[0027]
First, the semiconductor device of this embodiment will be described.
[0028]
FIG. 1 is a cross-sectional view showing the semiconductor device of this embodiment.
[0029]
As shown in FIG. 1, 16 is a first semiconductor chip, 17 is a second semiconductor chip, 18 is a protective film for the second semiconductor chip 17, 19 is an external electrode of the first semiconductor chip, and 20 is a first semiconductor chip. The internal electrode of the semiconductor chip, 21 is the first bump, 22 is the internal wiring of the first semiconductor chip, 23 is the dummy wiring, 24 is the internal electrode of the second semiconductor chip, and 25 is the barrier metal of the second semiconductor chip. , 26 is a second bump, 27 is a sealing resin, 28 is a die-bonding resin, 29 is an external lead of the lead frame, 30 is a die pad of the lead frame, 31 is a fine metal wire, and 32 is a sealing resin.
[0030]
The first semiconductor chip 16 and the second semiconductor chip 17 are formed on the internal electrode 20 of the first semiconductor chip 16 by an electroless plating method with a gap therebetween, and the diameter is 30 [μm] and high. On the first bump 21 made of Ni having a thickness of 10 [μm] and the internal electrode 24 of the second semiconductor chip 17, the film thickness is 0.2 / 0.5 / 3 in the order of Ti / Cu / Ni. A second bump 26 made of Sn-3.5Ag solder having a diameter of 50 [μm] and a height of 40 [μm] is formed on the upper surface of the barrier metal 25 formed with a thickness of [μm] by electrolytic solder plating. Electrically joined. In addition, dummy wirings 23 are formed on the back side of the internal electrodes 20 of the first semiconductor chip 16 used for all bonding, and the number of wiring layers is the same. The internal electrodes 20 on the first semiconductor chip 16 are the same. The surface height of the is constant. In addition, the first semiconductor chip 16 is bonded to the die pad 30 of the lead frame with the die bond resin 28, and the external electrode 19 of the first semiconductor chip 16 and the external lead 29 of the lead frame are connected by the thin metal wire 31, It is sealed with a sealing resin 32.
[0031]
As described above, in the semiconductor device according to the present embodiment, since the dummy wiring is selectively formed on the back surface side of the internal electrode of the first semiconductor element, the height of all the internal electrodes becomes the same. It is possible to make the heights of all the first bumps formed on the upper surface of the same the same. That is, even if the number of internal wiring layers formed on the back side of the internal electrode is different on the back side of each internal electrode, dummy wiring is formed on the back side of the internal electrode where the internal wiring is not formed on the back side. Thus, the heights of all the internal electrodes can be made equal to the heights of the internal electrodes in which the internal wiring is formed on the back surface side.
[0032]
Therefore, since the bumps are formed in a state where the heights of the internal electrodes are uniform, the amount of biting of the first bumps relative to the second bumps formed on the internal electrodes of the second semiconductor chip is constant, and the bonding strength is increased. Can be secured.
[0033]
Next, a method for manufacturing the semiconductor device of this embodiment will be described.
[0034]
FIG. 2 is a cross-sectional view showing each step of the semiconductor device manufacturing method of the present embodiment.
[0035]
As shown in FIG. 2A, in the first semiconductor chip 16, internal wirings 22 and dummy wirings 23 are formed under the internal electrodes 20 of the first semiconductor chip 16, and the number of layers of the internal wirings 22 is set. By unifying, the surface height of the internal electrode 20 of the first semiconductor chip 16 is made constant. Further, the first bump 21 is formed on the internal electrode 20 of the first semiconductor chip 16 by electroless plating. In the electroless plating method, the first semiconductor chip 16 subjected to the electroless Ni plating pretreatment is immersed in an electroless Ni plating solution heated to 90 [° C.], so that the diameter is increased to 30 [μm]. A first bump 21 made of Ni having a thickness of 10 [μm] is formed.
[0036]
Further, second bumps 26 are formed on the internal electrodes 24 of the second semiconductor chip 17 by electrolytic plating. The second bump 26 is formed by forming a second barrier metal 25 of Ti / Cu with a film thickness of 0.2 / 0.5 [μm] on the wafer of the second semiconductor chip 17 by vapor deposition, A bump pattern with a diameter of 50 [μm] is formed with a resist of about [μm] thickness, 3 [μm] Ni is plated on the upper surface of the bump pattern by electrolytic Ni plating, and then the diameter is formed by electrolytic solder plating. A second bump 26 made of Sn-3.5Ag having a height of 50 [μm] and a height of 30 [μm] is formed. Then, using the second bump 26 formed of Ni and Sn-3.5Ag as a mask, the second barrier metal 25 formed of Ti / Cu is dissolved and removed by wet etching using Ti for hydrogen peroxide and Cu for sulfuric acid. Then, the Sn-3.5Ag plating layer is reflowed into a hemisphere.
[0037]
Next, as shown in FIG. 2B, epoxy, so as not to block the external electrode 19 of the first semiconductor chip 16 at the position where the second semiconductor chip 17 is mounted on the first semiconductor chip 16. A sealing resin 27 such as polyimide or acrylic is applied, and the second bumps 26 of the second semiconductor chip 17 and the first bumps 21 of the first semiconductor chip 16 that are vacuum-adsorbed to the bonding tool 33 are matched.
[0038]
Next, as shown in FIG. 2C, the second semiconductor chip 17 and the first semiconductor chip 16 are brought together by the first bump 21 and the second bump 26 by heating through the bonding tool 33. Join. Thereafter, the second bump 26 made of Sn-3.5Ag solder is melted by heating from 200 [° C.] to 270 [° C.], and the first bump 21 made of Ni is joined by soldering. Harden. At this time, the gap between the surfaces of the first semiconductor chip 16 and the second semiconductor chip 17 is 2 to 30 [μm].
[0039]
Next, as shown in FIG. 2D, the first semiconductor chip 16 to which the second semiconductor chip 17 is bonded is bonded to the die pad 30 of the lead frame with a die bond resin 28, and the first semiconductor chip 16 is bonded. The external electrode 19 and the external lead 29 of the lead frame are connected by a thin metal wire 31 and finally sealed with a sealing resin 32.
[0040]
【The invention's effect】
In the semiconductor device of the present invention, the dummy wiring is formed on the back surface side of the internal electrode of the semiconductor chip so that the number of the internal wiring layers of the semiconductor chip is the same and the height of the internal electrode surface of the semiconductor chip is made constant. Thus, by fixing the bonding area between the bumps formed on the internal electrode, a high-performance semiconductor device with improved bonding reliability is obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a semiconductor device according to an embodiment of the invention. Sectional drawing which shows each process of the manufacturing method of the semiconductor device of this
DESCRIPTION OF SYMBOLS 1 1st semiconductor chip 2 Internal electrode 3 External electrode 4 1st bump 5 2nd semiconductor chip 6 Internal electrode 7 Barrier metal 8 2nd bump 9 Insulating resin 10 Internal wiring 11 Die pad 12 Die bond resin 13 External lead 14 Metal Fine wire 15 Sealing resin 16 First semiconductor chip 17 Second semiconductor chip 18 Protective film 19 External electrode 20 Internal electrode 21 First bump 22 Internal wiring 23 Dummy wiring 24 Internal electrode 25 Barrier metal 26 Second bump 27 Sealing Resin 28 Die bond resin 29 External lead 30 Die pad 31 Metal wire 32 Sealing resin 33 Joining tool

Claims

The internal wiring of the first semiconductor chip and the electrode of the second semiconductor chip are connected via a connecting member, and the wiring for internal wiring formed on the back side of the internal electrode of the first semiconductor chip used for connection For the internal electrodes having different numbers of layers, a first dummy wiring is disposed on the back side of the internal electrode, and the number of wiring layers formed on the back side of each of the internal electrodes is the same and used for connection. For the electrodes having different numbers of wiring layers for internal wiring formed on the back surface side of the electrodes of the second semiconductor chip, a second dummy wiring is disposed on the back surface side of the electrodes, and the back surface of each of the electrodes A semiconductor device characterized in that the number of wiring layers formed on the side is the same.

The semiconductor device according to claim 1 , wherein the connecting member is a bump.

Connecting member according to claim 1, characterized in that it consists of a first bump formed on the inner electrode of the first semiconductor chip, and a second bump formed on the electrode of the second semiconductor chip Semiconductor device.

4. The semiconductor device according to claim 3 , wherein the first bump is a solder bump, and the second bump bites into the first bump. 5.

The back surface of the first semiconductor chip is bonded to the upper surface of the die pad, and the external electrode and the lead formed on the upper surface of the first semiconductor chip except for the portion where the second semiconductor chip is mounted are connected to the fine metal wires. in being electrically connected, the first semiconductor chip, a semiconductor device according to claim 1, wherein the second semiconductor chip and the thin metal wire is characterized in that it is sealed with a sealing resin.