JP3675374B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3675374B2 JP3675374B2 JP2001217787A JP2001217787A JP3675374B2 JP 3675374 B2 JP3675374 B2 JP 3675374B2 JP 2001217787 A JP2001217787 A JP 2001217787A JP 2001217787 A JP2001217787 A JP 2001217787A JP 3675374 B2 JP3675374 B2 JP 3675374B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- bumps
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Description
【0001】
【発明の属する技術分野】
本発明は、2つの半導体チップの電極どうしをバンプにより接続した半導体装置に関するものであり、特に、1つの半導体チップの複数の電極にそれぞれ形成されるバンプのサイズを同等にすることにより、バンプによる2つの半導体チップの電極どうしの接合の信頼性が向上した半導体装置に関するものである。
【0002】
【従来の技術】
近年、半導体装置の低コスト化および小型化を図るために、互いに異なる機能を有するLSIまたは互いに異なるプロセスにより形成されたLSIを有する半導体チップどうしがフェースダウン方式で接合されてなる半導体装置が提案されている。
【0003】
以下、従来の半導体装置について図面を参照しながら説明する。
【0004】
図4は、従来の半導体装置を示す断面図である。
【0005】
図4に示すように、第1の半導体チップ1の電極2上に無電解めっき法により形成されたNiよりなる第1のバンプ3が、また、第2の半導体チップ4の内部電極5および外部電極6、また、内部電極5上に第2の半導体チップのバリヤメタル7とはんだよりなる第2のバンプ8とが形成され、はんだよりなる第2のバンプ8がNiよりなる第1のバンプ3を覆った状態で電気的に接合されている。
【0006】
ここで、第1の半導体チップ1の電極2のサイズは、それぞれ異なっている。また、第1の半導体チップ1の電極2に形成される第1のバンプ3の体積は、それぞれの第1のバンプが形成される電極2のサイズに比例するが、第1のバンプ3の先端の鋭利性については、第1の半導体チップ1の電極2のサイズが小さいほど第1のバンプ3の先端が鋭利になる。
【0007】
したがって、この従来例では、2つの第1の電極のうち、右側の電極のほうが小さいため、右側の電極2に形成される第1のバンプ3が、左側の電極2に形成される第1のバンプ3よりも鋭利となり、右側の第1のバンプ3先端の内角は小さくなる。
【0008】
また、第1の半導体チップ1と第2の半導体チップ4との間には、絶縁性樹脂9が充填されており、第1の半導体チップ1と第2の半導体チップ4とは第1のバンプ3、第2のバンプ8および絶縁性樹脂9によって一体化されている。
【0009】
そして、第2の半導体チップ4はリードフレームのダイパッド10にダイボンド樹脂11により固定され、第2の半導体チップ4の外部電極6とリードフレームの外部リード12とは金属細線13を介して電気的に接続されている。第1の半導体チップ1、第2の半導体チップ4、金属細線13、ダイパッド10および外部リード12の一部は封止用樹脂14によって封止されている。
【0010】
次に、前記の半導体装置の製造方法について説明する。
【0011】
図5は、従来の半導体装置の製造方法の各工程を示す断面図である。
【0012】
図5(a)に示すように、第1の半導体チップ1の電極2に無電解めっき法によりNiよりなる第1のバンプ3を形成する。また第2の半導体チップ4の内部電極5に電解めっき法によりはんだよりなる第2のバンプ8を形成する。はんだよりなる第2のバンプ8の形成については、第2の半導体チップ4上に蒸着によりバリヤメタル7を形成した後、レジストによりバンプパターンを形成し電解はんだめっきにより第2のバンプ8を形成する。そして、はんだよりなる第2のバンプ8をマスクにしてバリヤメタル7をウエットエッチングにより溶解除去した後、はんだよりなる第2のバンプ8をリフローして半球状にする。
【0013】
次に、図5(b)に示すように、第2の半導体チップ4上に絶縁樹脂9を塗布し、接続用ツール15に真空吸着した第1の半導体チップ1のNiよりなる第1のバンプ3と第2の半導体チップの内部電極5上のNiよりなる第2のバンプ8を一致させる。
【0014】
次に、図5(c)に示すように、第1の半導体チップ1を第2の半導体チップ4に設置し、加熱によりはんだよりなる第2のバンプ8を溶融させ、Niよりなる第1のバンプ3を接合する。
【0015】
最後に、図5(d)に示すように、第2の半導体チップ4をリードフレームのダイパッド10にダイボンドし、第2の半導体チップ4の外部電極6とリードフレームの外部リード12を金属細線13により接続し、封止用樹脂14によって封止する。
【0016】
【発明が解決しようとする課題】
しかしながら、前記従来の半導体装置およびその製造方法は、第1の半導体チップの電極のサイズが異なる場合、電極に形成されるバンプの先端部の鋭利さ、すなわち、バンプ先端の内角にバラツキが生じる。バンプ先端が鋭くない場合は、第1のバンプが第2の半導体チップの内部電極に形成されたバンプに食い込む深さが小さく、接合強度を十分確保することが困難となる。
【0017】
したがって、従来の半導体装置およびその製造方法は、第1の半導体チップに形成される電極のサイズにバラツキが生じている場合、第1の半導体チップの内部電極に形成されるバンプの先端部の鋭利性(内角の角度)が一定でなく、バンプどうしの接合部の接合強度にバラツキが生じて、全ての接合部における接合強度を十分に確保することが課題となる。
【0018】
本発明は、前記の課題を解決するためのものであり、電極のサイズを統一し、かつ、小さくすることにより、バンプ先端の鋭利性(内角の角度)を鋭く、また、鋭利性のバラツキを抑制した半導体装置およびその製造方法を提供するものである。
【0019】
【課題を解決するための手段】
前記従来の課題を解決するために、本発明の半導体装置は、第1の半導体チップの上に形成されたサイズが異なる複数の電極と、前記第1の半導体チップの上に形成し、前記複数の電極それぞれの上に開口部を有する絶縁性樹脂と、前記複数の電極上に形成された複数の第1のバンプと、第2の半導体チップの内部電極に形成された複数の第2のバンプとを備え、サイズが異なる前記複数の電極のすべてに対し、前記開口部のサイズを同一とし、前記複数の第1のバンプどうしのサイズが同じであり、前記複数の第1のバンプが前記複数の第2のバンプにそれぞれ食い込んで接続されている。
【0020】
また、第1のバンプどうしの形状が同じである。
【0022】
したがって、第1の半導体素子の電極どうしのサイズが異なっていても、第1の半導体素子の複数の電極のサイズまたは形状を統一することができるので、サイズまたは形状が統一された電極に形成されたバンプのサイズまたは形状が同等になり、複数の第1のバンプの第2のバンプに対する食い込み量が一定となる。したがって、第1のバンプと第2のバンプとのそれぞれの接合部における接合力を安定して確保することができる。また、第1の半導体チップの電極に絶縁性樹脂を形成することで、第1の半導体素子の電極の開口サイズを小さくすることができるので、第1の半導体チップの電極に形成されるバンプの先端部の鋭利性が鋭くなって、第2のバンプに対する第1のバンプの食い込み量が大きくなり、第1のバンプと第2のバンプとの接合強度を向上させることが可能となる。
【0023】
また、第1のバンプの材質は、Ni、Au、Ag、Cu、Pd、Pのいずれかである。
【0024】
また、第2のバンプの材質ははんだである。
【0025】
したがって、第1のバンプが第2のバンプに食い込みやすくなり、第1のバンプと第2のバンプとの接合強度を向上させることができる。
【0026】
また、第2の半導体チップの裏面がダイパッドに接着され、前記第2の半導体チップの外部電極とリードとが金属細線により電気的に接続されている。
【0027】
したがって、リードフレーム上に半導体チップどうしをバンプにより接合したものを搭載することができる。
【0028】
また、本発明の半導体装置の製造方法は、第1の半導体チップの複数の電極に絶縁性樹脂を形成して、前記複数の電極の開口部のサイズを統一する工程と、前記第1の半導体チップの電極に第1のバンプを形成する工程と、第2の半導体チップの内部電極に第2のバンプを形成する工程と、前記第1のバンプを前記第2のバンプに食い込ませる工程とからなる。
【0029】
したがって、複数の第1のバンプどうしの形状を統一することができ、第1のバンプの先端部の鋭利性(先端部の内角の角度)を鋭く、かつ、同等にすることが可能となって、第1のバンプと第2のバンプとの接続部における接合強度を増大させることができる。
【0030】
また、第1のバンプは無電解めっき法により形成する。
【0031】
これにより、第1の半導体チップの電極のサイズまたは形状に応じてバンプのサイズまたは形状を形成することができ、電極のサイズおよび形状を調整することで、バンプのサイズおよび形状を制御することが可能となる。
【0032】
また、第1のバンプを第2のバンプに食い込ませる工程の後、第2の半導体チップの裏面をダイパッドに接着する工程と、前記第2の半導体チップの外部電極とリードとを金属細線により電気的に接続する工程とを設ける。
【0033】
これにより、リードフレーム上に半導体素子どうしをバンプにより接合したものを搭載した半導体装置の実現が可能となる。
【0034】
【発明の実施の形態】
以下、本発明の半導体装置およびその製造方法の一実施形態について説明する。
【0035】
まず、本実施形態の半導体装置について説明する。
【0036】
図1は、本実施形態の半導体装置を示す断面図である。
【0037】
図1に示すように、16は第1の半導体チップ、17は半導体チップの保護膜、18a,18bは第1の半導体チップの内部電極、19は第2の半導体チップの内部電極、20は第1のバンプ、21は第2の半導体チップ、22は第2の半導体チップの外部電極、23は第2の半導体チップのバリヤメタル、24は第2のバンプ、25は絶縁性樹脂、26はダイボンド樹脂、27はリードフレームの外部リード、28はリードフレームのダイパッド、29は金属細線、30は封止樹脂を示している。
【0038】
そして、第1の半導体チップ16には、直径が100[μm]の内部電極18aおよび直径が15[μm]の内部電極18bが形成され、直径が100[μm]の開口サイズを有する第1の半導体チップ16の内部電極18a上に直径が15[μm]の開口サイズを有する絶縁性樹脂25が形成され、無電解めっき法によってNiよりなる第1のバンプ20を形成するための第1の半導体チップ16の内部電極18a,18b上の開口部は全て同じサイズおよび形状となり、Niよりなる複数の第1のバンプ20のサイズが全て同等に形成されている。
【0039】
一方、第2の半導体チップ21には1辺が70[μm]の正方形の内部電極19および、1辺が80[μm]の外部電極22が形成され、第2の半導体チップの内部電極19上に、Ti/Cu/Niの膜厚がそれぞれ順に、0.2/0.5/3[μm]の厚みで形成され、第2の半導体チップ21の内部電極19にバリヤメタル23が形成され、さらに、バリヤメタル23の上面に直径が60[μm]で、高さが40[μm]のSn−3.5Agはんだよりなる第2のバンプ24が形成されている。また、Niよりなる第1のバンプ20が、Sn−3.5Agはんだよりなる第2のバンプ24に食い込んで、第1のバンプ20と第2のバンプ24とが電気的に接合され、第1の半導体チップ16と第2の半導体チップ21は間隙を有し、その間隙に絶縁性樹脂31が充填されて一体化されている。
【0040】
また、第2の半導体チップ21の裏面がリードフレームのダイパッド28にダイボンド樹脂26により接着され、第2の半導体チップ21の外部電極22とリードフレームの外部リード27とが金属細線29により接続され、第1の半導体チップ16、第2の半導体チップ21、金属細線29およびダイパッド28が封止樹脂30により封止されている。
【0041】
以上、本実施形態の半導体装置は、第1の半導体チップの電極のサイズおよび形状が異なっていても、第1の半導体チップの電極に絶縁性樹脂が形成されて電極の開口サイズおよび開口形状が調整されることで、電極に形成される第1のバンプのサイズおよび形状を制御することができる。すなわち、第1のバンプのサイズおよび形状を統一し、特に、第1のバンプの先端部の鋭利性を鋭く(バンプ先端部の内角の角度を小さく)することができ、第1のバンプが第2のバンプに食い込む量を大きくすることが可能となって、第1のバンプと第2のバンプとの接合強度を増大させることができる。
【0042】
次に、本発明の半導体装置の製造方法について説明する。
【0043】
図2および図3は、本発明の半導体装置の製造方法の各工程を示した断面図である。なお、それぞれの図番に対して、平面図と断面図とを並列して図示しているものもある。図2はバンプ形成工程を示し、図3は組立て工程を示している。
【0044】
まず、図2(a)に示すように、内部電極18aのサイズが内部電極18bのサイズに比べて大きいのは、内部電極18aにプローブ針を接触させて第1の半導体チップ16の検査を行うために、プローブ針を接触させるための面積が必要だからである。プローブ検査終了後、開口部のサイズまたは形状が異なる複数の電極、すなわち第1の半導体チップ16の内部電極18a,18bの上面に絶縁性樹脂25を形成する。
【0045】
次に、図2(b)に示すように、第1の半導体チップ16の内部電極のうち、大きい方の内部電極18aのサイズおよび形状が、小さいほうの内部電極18bのサイズおよび形状と同等と成るように、大きい方の内部電極18aの上面に形成された絶縁性樹脂25の一部を除去することで開口させる。結果として、本実施形態では、サイズが大きい方の内部電極18aの上面に膜厚が1[μm]程度で、開口部が直径15[μm]の円形の絶縁性樹脂25を形成する。
【0046】
次に、図2(c)に示すように、90[℃]に加温された無電解Niめっき液32が入った無電解めっき槽33にめっき前処理をした第1の半導体チップ16を浸漬する。
【0047】
次に、図2(d)に示すように、無電解めっきにより直径が30[μm]で高さが10[μm]のNiよりなる第1のバンプ20が形成される。
【0048】
次に、図3(a)に示すように、第1の半導体チップ16の内部電極18a,18bに電解めっき法によりNiよりなる第1のバンプ20を形成し、第2の半導体チップ21の内部電極19にSn−3.5Agはんだで第2のバンプ24を形成する。第2の半導体チップ21のSn−3.5Agはんだよりなる第2のバンプ24の形成については、第2の半導体チップ21のウェハー上に蒸着によりバリヤメタル23として、膜厚0.2/0.5[μm]でTi/Cuを形成した後、30[μm]厚程度のレジストにより直径が50[μm]の内部電極19を形成し、内部電極19の上面に対して直径が50[μm]で高さが3[μm]のNiを電解めっきし、さらにNiめっきの上面にSn−3.5Agはんだを材料として、直径が50[μm]で高さが30[μm]第2のバンプ24を電解めっきにより形成する。そして、Sn−3.5Agはんだで形成した第2のバンプ24をマスクにしてTi/Cuで形成されたバリヤメタル23を、それぞれTiは過酸化水素水、Cuは硫酸でウエットエッチングにより溶解除去する。また、Sn−3.5Agはんだで形成された第2のバンプ24は250[℃]程度のリフロー温度でリフローして半球状にする。
【0049】
次に、図3(b)に示すように、第2の半導体チップ21上に第1の半導体チップ16を搭載する位置に第2の半導体チップ21の外部電極22を塞がないように、エポキシ、ポリイミド、アクリル等の絶縁性樹脂31を塗布し、接合用ツール34に真空吸着した第1の半導体チップ16の第1のバンプ20を第2の半導体チップ21の第2のバンプ24に食い込ませて接合させる。
【0050】
次に、図3(c)に示すように、接合用ツール34を介して加熱することにより第1のバンプ20と第2のバンプ24により第1の半導体チップ16を第2の半導体チップ21に接合する。その後、200〜270[℃]に加熱によりSn−3.5Agはんだよりなる第2のバンプ24を溶融させNiで形成された第1のバンプ20をはんだづけにより接合し、さらに絶縁性樹脂25を硬化する。また、この時、第1の半導体チップ16と第2の半導体チップ21の表面間の間隙は、2〜30[μm]である。ここで、第1のバンプ20を第2のバンプ24に食い込ませることによって、第1のバンプ20と第2のバンプ24との接合強度を増大させることができる。
【0051】
次に、図3(d)に示すように、第1の半導体チップ16が接合された第2の半導体チップ21をリードフレームのダイパッド28にダイボンド樹脂26に接着し、第2の半導体チップ21の外部電極22とリードフレームの外部リード27を金属細線29により接続し、最後に、封止樹脂30により第1の半導体チップ16、第2の半導体チップ21、金属細線29およびダイパッド28を封止樹脂30により封止する。
【0052】
【発明の効果】
本発明の半導体装置およびその製造方法は、半導体チップの複数の電極を絶縁性樹脂により被覆することにより、電極のサイズまたは形状を統一することができ、バンプのサイズまたは形状を同等にすることが可能となる。したがって、第2のバンプに対する第1のバンプの食い込み量を同等に、かつ、大きくすることができ、第1の半導体チップと第2の半導体チップとのバンプを介した接合部における安定した接合力を確保することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体装置を示す断面図
【図2】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図3】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図4】従来の半導体装置を示す断面図
【図5】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
1 第1の半導体チップ
2 電極
3 第1のバンプ
4 第2の半導体チップ
5 内部電極
6 外部電極
7 バリヤメタル
8 第2のバンプ
9 絶縁性樹脂
10 ダイパッド
11 ダイボンド樹脂
12 外部リード
13 金属細線
14 封止用樹脂
15 接続用ツール
16 第1の半導体チップ
17 半導体チップの保護膜
18a,18b 内部電極
19 内部電極
20 第1のバンプ
21 第2の半導体チップ
22 外部電極
23 バリヤメタル
24 第2のバンプ
25 絶縁性樹脂
26 ダイボンド樹脂
27 外部リード
28 ダイパッド
29 金属細線
30 封止樹脂
31 絶縁性樹脂
32 無電解Niめっき液
33 無電解めっき槽
34 接合用ツール[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which electrodes of two semiconductor chips are connected to each other by bumps, and in particular, by making bump sizes formed on a plurality of electrodes of one semiconductor chip equal to each other. The present invention relates to a semiconductor device in which the reliability of bonding between electrodes of two semiconductor chips is improved.
[0002]
[Prior art]
In recent years, in order to reduce the cost and size of a semiconductor device, there has been proposed a semiconductor device in which LSI chips having different functions or LSI chips formed by different processes are joined together in a face-down manner. ing.
[0003]
Hereinafter, a conventional semiconductor device will be described with reference to the drawings.
[0004]
FIG. 4 is a cross-sectional view showing a conventional semiconductor device.
[0005]
As shown in FIG. 4, the
[0006]
Here, the sizes of the electrodes 2 of the first semiconductor chip 1 are different from each other. The volume of the
[0007]
Accordingly, in this conventional example, the right electrode of the two first electrodes is smaller, and therefore the
[0008]
Further, an insulating resin 9 is filled between the first semiconductor chip 1 and the
[0009]
Then, the
[0010]
Next, a method for manufacturing the semiconductor device will be described.
[0011]
FIG. 5 is a cross-sectional view showing each step of a conventional method for manufacturing a semiconductor device.
[0012]
As shown in FIG. 5A,
[0013]
Next, as shown in FIG. 5 (b), the first bump made of Ni of the first semiconductor chip 1 coated with the insulating resin 9 on the
[0014]
Next, as shown in FIG. 5C, the first semiconductor chip 1 is placed on the
[0015]
Finally, as shown in FIG. 5D, the
[0016]
[Problems to be solved by the invention]
However, when the size of the electrode of the first semiconductor chip is different, the conventional semiconductor device and the manufacturing method thereof vary in the sharpness of the tip of the bump formed on the electrode, that is, the inner angle of the bump tip. When the bump tip is not sharp, the depth at which the first bump bites into the bump formed on the internal electrode of the second semiconductor chip is small, and it is difficult to ensure sufficient bonding strength.
[0017]
Therefore, in the conventional semiconductor device and the manufacturing method thereof, when the size of the electrode formed on the first semiconductor chip varies, the sharpness of the tip of the bump formed on the internal electrode of the first semiconductor chip is increased. The property (inner angle) is not constant, and the bonding strength of the bonding portions between the bumps varies, and it is a problem to sufficiently secure the bonding strength in all the bonding portions.
[0018]
The present invention is for solving the above-mentioned problems. By unifying and reducing the size of the electrode, the sharpness of the bump tip (inner angle) is sharpened, and the sharpness variation is reduced. The present invention provides a suppressed semiconductor device and a manufacturing method thereof.
[0019]
[Means for Solving the Problems]
In order to solve the conventional problems, a semiconductor device of the present invention includes a plurality of electrodes size formed on the first semiconductor chip is different, is formed on the first semiconductor chip, said plurality second bump and the electrode insulating resin having an opening on each of a plurality of first bumps formed on the plurality of electrodes, a plurality of formed in the internal electrode of the second semiconductor chip with the door, for all of the plurality of electrodes of different sizes, the size of the opening is the same, the size of each other the plurality of first bumps are the same, the plurality of first bump plurality Each of the second bumps bites into and is connected.
[0020]
Further, the shapes of the first bumps are the same.
[0022]
Therefore, even if the sizes of the electrodes of the first semiconductor element are different, the sizes or shapes of the plurality of electrodes of the first semiconductor element can be unified, so that the electrodes having the unified size or shape are formed. The bumps have the same size or shape, and the amount of biting of the plurality of first bumps into the second bumps is constant. Therefore, it is possible to stably secure the bonding force at the bonding portion between the first bump and the second bump. Moreover, since the opening size of the electrode of the first semiconductor element can be reduced by forming the insulating resin on the electrode of the first semiconductor chip, the bumps formed on the electrode of the first semiconductor chip can be reduced. The sharpness of the tip becomes sharp, the amount of biting of the first bump with respect to the second bump increases, and the bonding strength between the first bump and the second bump can be improved.
[0023]
The material of the first bump is any one of Ni, Au, Ag, Cu, Pd, and P.
[0024]
The material of the second bump is solder.
[0025]
Therefore, the first bumps can easily bite into the second bumps, and the bonding strength between the first bumps and the second bumps can be improved.
[0026]
In addition, the back surface of the second semiconductor chip is bonded to the die pad, and the external electrode and the lead of the second semiconductor chip are electrically connected by a thin metal wire.
[0027]
Accordingly, it is possible to mount semiconductor chips joined by bumps on the lead frame.
[0028]
According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming an insulating resin on a plurality of electrodes of a first semiconductor chip to unify the sizes of openings of the plurality of electrodes; From the step of forming the first bump on the electrode of the chip, the step of forming the second bump on the internal electrode of the second semiconductor chip, and the step of biting the first bump into the second bump Become.
[0029]
Accordingly, the shapes of the plurality of first bumps can be unified, and the sharpness (inner angle of the front end) of the first bump can be made sharp and equivalent. The bonding strength at the connection portion between the first bump and the second bump can be increased.
[0030]
The first bump is formed by an electroless plating method.
[0031]
Thereby, the size or shape of the bump can be formed according to the size or shape of the electrode of the first semiconductor chip, and the size and shape of the bump can be controlled by adjusting the size and shape of the electrode. It becomes possible.
[0032]
Further, after the step of biting the first bump into the second bump, the step of bonding the back surface of the second semiconductor chip to the die pad, and the external electrode and the lead of the second semiconductor chip are electrically connected by a thin metal wire. And connecting them to each other.
[0033]
As a result, it is possible to realize a semiconductor device in which semiconductor elements are joined on a lead frame by bumps.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a semiconductor device and a manufacturing method thereof according to the present invention will be described.
[0035]
First, the semiconductor device of this embodiment will be described.
[0036]
FIG. 1 is a cross-sectional view showing the semiconductor device of this embodiment.
[0037]
As shown in FIG. 1, 16 is a first semiconductor chip, 17 is a protective film of the semiconductor chip, 18a and 18b are internal electrodes of the first semiconductor chip, 19 is an internal electrode of the second semiconductor chip, and 20 is a first semiconductor chip. 1 is a bump, 21 is a second semiconductor chip, 22 is an external electrode of the second semiconductor chip, 23 is a barrier metal of the second semiconductor chip, 24 is a second bump, 25 is an insulating resin, and 26 is a die bond resin. , 27 are external leads of the lead frame, 28 is a die pad of the lead frame, 29 is a fine metal wire, and 30 is a sealing resin.
[0038]
The
[0039]
On the other hand, a square
[0040]
Further, the back surface of the
[0041]
As described above, in the semiconductor device of this embodiment, even if the size and shape of the electrode of the first semiconductor chip are different, the insulating resin is formed on the electrode of the first semiconductor chip, so that the opening size and the opening shape of the electrode are the same. By adjusting, the size and shape of the first bump formed on the electrode can be controlled. That is, the size and shape of the first bump are unified, and in particular, the sharpness of the tip of the first bump can be sharpened (the inner angle of the bump tip is small). The amount of biting into the second bump can be increased, and the bonding strength between the first bump and the second bump can be increased.
[0042]
Next, a method for manufacturing a semiconductor device of the present invention will be described.
[0043]
2 and 3 are cross-sectional views showing each step of the method of manufacturing a semiconductor device according to the present invention. For each figure number, a plan view and a cross-sectional view are shown in parallel. FIG. 2 shows a bump formation process, and FIG. 3 shows an assembly process.
[0044]
First, as shown in FIG. 2A, the size of the
[0045]
Next, as shown in FIG. 2B, the size and shape of the larger
[0046]
Next, as shown in FIG. 2 (c), the
[0047]
Next, as shown in FIG. 2D, a
[0048]
Next, as shown in FIG. 3A,
[0049]
Next, as shown in FIG. 3B, epoxy is used so as not to block the
[0050]
Next, as shown in FIG. 3C, the
[0051]
Next, as shown in FIG. 3D, the
[0052]
【The invention's effect】
In the semiconductor device and the manufacturing method thereof according to the present invention, by covering a plurality of electrodes of a semiconductor chip with an insulating resin, the size or shape of the electrodes can be unified, and the size or shape of the bumps can be made equal. It becomes possible. Therefore, the amount of biting of the first bump relative to the second bump can be made equal and large, and a stable bonding force at the bonding portion between the first semiconductor chip and the second semiconductor chip via the bump. Can be secured.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 4 is a cross-sectional view showing a conventional semiconductor device manufacturing process. FIG. 5 is a cross-sectional view showing each process of a conventional semiconductor device manufacturing method.
DESCRIPTION OF SYMBOLS 1 1st semiconductor chip 2
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001217787A JP3675374B2 (en) | 2001-07-18 | 2001-07-18 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001217787A JP3675374B2 (en) | 2001-07-18 | 2001-07-18 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003031761A JP2003031761A (en) | 2003-01-31 |
JP3675374B2 true JP3675374B2 (en) | 2005-07-27 |
Family
ID=19052055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001217787A Expired - Fee Related JP3675374B2 (en) | 2001-07-18 | 2001-07-18 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3675374B2 (en) |
-
2001
- 2001-07-18 JP JP2001217787A patent/JP3675374B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003031761A (en) | 2003-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI431701B (en) | Fusible i/o interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps | |
US7501337B2 (en) | Dual metal stud bumping for flip chip applications | |
US6787926B2 (en) | Wire stitch bond on an integrated circuit bond pad and method of making the same | |
JP3829325B2 (en) | Semiconductor element, manufacturing method thereof, and manufacturing method of semiconductor device | |
KR20150041029A (en) | BVA interposer | |
JPH08510358A (en) | Interconnection of integrated circuit chips and substrates | |
JP2005019895A (en) | Flip chip packaging structure | |
US6534874B1 (en) | Semiconductor device and method of producing the same | |
US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
US6400034B1 (en) | Semiconductor device | |
US20060012055A1 (en) | Semiconductor package including rivet for bonding of lead posts | |
JP3868766B2 (en) | Semiconductor device | |
JP3836349B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3675374B2 (en) | Semiconductor device | |
US6415973B1 (en) | Method of application of copper solution in flip-chip, COB, and micrometal bonding | |
JP3674550B2 (en) | Semiconductor device | |
JPH02237119A (en) | Formation of bump electrode | |
JP2001094004A (en) | Semiconductor device, external connecting terminal body structure and method for producing semiconductor device | |
JPH0350736A (en) | Manufacture of bump of semiconductor chip | |
JPH02312240A (en) | Formation of bump | |
TWI837892B (en) | Method of forming a packaged semiconductor device having enhanced wettable flank and structure | |
JP3649165B2 (en) | Semiconductor device | |
TW201546915A (en) | Integrated circuit packaging system with no-reflow connection and method of manufacture thereof | |
JP2003298007A (en) | Semiconductor device and method of manufacturing the same | |
JP2010141112A (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |