JPS62173811A - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPS62173811A
JPS62173811A JP61015393A JP1539386A JPS62173811A JP S62173811 A JPS62173811 A JP S62173811A JP 61015393 A JP61015393 A JP 61015393A JP 1539386 A JP1539386 A JP 1539386A JP S62173811 A JPS62173811 A JP S62173811A
Authority
JP
Japan
Prior art keywords
current
gain
voltage
circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61015393A
Other languages
Japanese (ja)
Other versions
JPH0738550B2 (en
Inventor
Noriyuki Yamashita
紀之 山下
Mitsuo Kawamata
川俣 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61015393A priority Critical patent/JPH0738550B2/en
Publication of JPS62173811A publication Critical patent/JPS62173811A/en
Publication of JPH0738550B2 publication Critical patent/JPH0738550B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To improve the linearity of gain characteristic by fixing the sum of currents of differential amplifying circuits in the input side and the output side and controlling the current of the differential amplifying circuit in the input side in a Gilbert amplifying circuit. CONSTITUTION:Currents I7 and I8 of transistors TRs Q7 and Q8 are changed in accordance with an output voltage V8 of a variable resistance 26, and the sum of them is always a current I0. When the current I7 of the TR Q7 is denoted as K.I0 (0<=K<=1), a current I1 of the first differential amplifying circuit 6 is K.I0 and a current I2 of the second differential amplifying circuit 12 is (1-K).I0. A current I9 of a current source 30 is controlled to K.I0/2. As the result, proportional constant of an input voltage Vi to an AC component V02 of an output voltage V2 is -RL(1-K)/2KRE (RL and RE are resistance values of resistances 15 and 16 and resistances 7 and 8 respectively), and it is changed approximately linearly for the change of K.

Description

【発明の詳細な説明】 A産業上の利用分野 本発明は利得制御回路に関し、例えばカラーテレビジョ
ン受像機の自動色飽和度調整(ACC)回路の利得制御
回路に用いて好適なものである。
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a gain control circuit, and is suitable for use, for example, in a gain control circuit of an automatic color saturation adjustment (ACC) circuit of a color television receiver.

B発明の概要 本発明は、いわゆるギルバート型増幅回路構成の利得制
御回路において、当該増幅回路を構成する第1及び第2
の差動増幅回路の電流の和を一定にし、かつ入力側の差
動増幅回路の電流を制御することにより、自動利得調整
回路のループゲインの変化が従来に比してより一段と小
さくなるようにしたものである。
B. Summary of the Invention The present invention provides a gain control circuit having a so-called Gilbert type amplifier circuit configuration.
By keeping the sum of the currents of the differential amplifier circuit constant and controlling the current of the input side differential amplifier circuit, the change in the loop gain of the automatic gain adjustment circuit is made much smaller than before. This is what I did.

C従来の技術 従来例えばカラーテレビジョン受像機においては、画面
上の色飽和度を一定に保つために、第2図に示すような
自動利得調整回路構成の自動色飽和度調整回路を用いて
色信号復調回路(図示せず)に与える副搬送波信号s1
のレベルを一定に保つようにしている。
C. Conventional Technology Conventionally, for example, in a color television receiver, in order to keep the color saturation constant on the screen, an automatic color saturation adjustment circuit having an automatic gain adjustment circuit configuration as shown in Fig. 2 is used to adjust the color saturation. Subcarrier signal s1 given to a signal demodulation circuit (not shown)
I try to keep the level constant.

すなわち人力副搬送波信号S2は、自動色飽和度調整増
幅回路lにおいて、所定の信号レベルに増幅されて副搬
送波出力信号S、とじて送出される。この副搬送波信号
S1のカラーパースト信号のビークレベルはピーク検出
回路2において検出され、当該検出ピークレベルに応じ
た直流出力信号S、が演算回路3に出力される。
That is, the manual subcarrier signal S2 is amplified to a predetermined signal level in the automatic color saturation adjustment amplifier circuit 1, and is sent out as a subcarrier output signal S. The peak level of the color burst signal of this subcarrier signal S1 is detected by a peak detection circuit 2, and a DC output signal S corresponding to the detected peak level is outputted to an arithmetic circuit 3.

直流出力信号S3は演算回路3において、基準電圧■、
、、tと比較され、基準電圧V rcf及び直流出力信
号S3の差電圧に応じた制御信号S4が自動飽和度調整
増幅回路1に当該差電圧を0にするようなレベル調整信
号として出力される。
The DC output signal S3 is applied to the reference voltage ■,
. .

かくしてカラーバースト信号のピークレベルが変動して
も、副搬送波S1のレベルは基準電圧Vrefに対応す
る一定値に保たれる。
In this way, even if the peak level of the color burst signal fluctuates, the level of the subcarrier S1 is maintained at a constant value corresponding to the reference voltage Vref.

従来自動色飽和度調整増幅回路1をrcによって構成す
るには、第5図に示すいわゆるギルバート型増幅回路(
例えば米国特許3.f376.789号に開示されてい
る)が用いられていた。
In order to configure the conventional automatic color saturation adjustment amplifier circuit 1 using RC, a so-called Gilbert type amplifier circuit (
For example, US Patent 3. f376.789) was used.

第5図においてトランジスタQ1及びQ2は、差動増幅
回路6を構成し、そのエミッタは、各々抵抗値REの抵
抗7及び8を介して電流値■1の電流源9に接続されて
いる。トランジスタQl及びQ2のコレクタは、電tA
1oをベースに接続しかつコレクタを電源ラインL1に
接続したいわゆるダイオード接続のトランジスタQ3及
びQ4のエミッタに接続され、かくして、トランジスタ
Q1及びQ2のコレクタを電源10の出力電圧からベー
ス・エミッタ電圧だけ低下した値に維持するようになさ
れている。
In FIG. 5, transistors Q1 and Q2 constitute a differential amplifier circuit 6, the emitters of which are connected to a current source 9 with a current value of 1 through resistors 7 and 8 with a resistance value RE, respectively. The collectors of transistors Ql and Q2 have a voltage tA
1o is connected to the base and the collector is connected to the emitters of so-called diode-connected transistors Q3 and Q4, which are connected to the power supply line L1, and thus the collectors of the transistors Q1 and Q2 are lowered by the base-emitter voltage from the output voltage of the power supply 10. It is maintained at a certain value.

このトランジスタQl及びQ2コレクタは、エミッタに
電流値12の電流源11を接続してなる差動増幅回路1
2のトランジスタQ5及びQ6のベースにそれぞれ接続
され、抵抗値RLの負荷抵抗15及び16(電圧VCC
の電源ラインL1に接続されている)に接続されている
コレクタから出力端子TI及びI2が導出されている。
The collectors of these transistors Ql and Q2 are connected to the emitters of a differential amplifier circuit 1 having a current source 11 with a current value of 12.
load resistors 15 and 16 with resistance value RL (voltage VCC
Output terminals TI and I2 are led out from the collector connected to the power supply line L1 (connected to the power supply line L1).

以上の構成において、トランジスタQl及びQ2のベー
スに電源13によって直流バイアスされた信号#14か
ら入力電圧V8が供給されると、トランジスタQ1のベ
ース電圧■、は、そのベース・エミッタ間電圧V Il
l!I及びトランジスタQ1の電流■3によって次式 %式%(1) 同様にトランジスタQ2のベース電圧VII2は、その
ベース・エミッタ間電圧V H4及びトランジスタQ4
の電流I4によって次式 %式%(2) 従って、信号源14の電圧V、は、次式V r −V 
B1  V B□ = (+3−I4) RE (VIIEI #VB!□)   ・・・・・・(3)
で表される。
In the above configuration, when the input voltage V8 is supplied to the bases of the transistors Ql and Q2 from the signal #14 which is DC biased by the power supply 13, the base voltage of the transistor Q1 becomes the base-emitter voltage V Il
l! I and the current ■3 of the transistor Q1, the following formula % Formula % (1) Similarly, the base voltage VII2 of the transistor Q2 is determined by the base-emitter voltage V H4 and the transistor Q4.
According to the current I4, the voltage V of the signal source 14 is expressed by the following formula V r −V
B1 V B□ = (+3-I4) RE (VIIEI #VB!□) ・・・・・・(3)
It is expressed as

トランジスタQ1及びQ2の電流l、及びI4の和は次
式 %式%(4) となることから(3)式よりトランジスタQlに流れる
電流I3は次式 同様にトランジスタQ2に流れる電流■4は、次式 ここでトランジスタQl及びQ2のコレクタ電圧は、ト
ランジスタQ3及びQ4によって電源IO及びトランジ
スタQ3及びQ4のベース・エミッタ間電圧に保持され
、従ってトランジスタQ5に流れる電流■5は、次式 lz +5=Is  ・ 1+ 2    2RE     r+ ・・・・・・ (7) となり、同様に、トランジスタQ6に流れる電流I6は
、次式 %式% となる。このため出力端子T1の電圧V、は電源ライン
L1の電圧顕、から抵抗15の電圧降下分を引いた(直 V+  =Vcc   I5 ・ Rt・・・・・・ 
(9) となり、同様に出力端子T2の電圧V2は次式%式% となる。従って出力端子TI及びT2の差動出力の電圧
v0は次式 %式% となり、利得GIは で表すことができる。
The sum of the currents l and I4 of transistors Q1 and Q2 is expressed by the following equation (4). From equation (3), the current I3 flowing through the transistor Ql is as follows. Similarly, the current ■4 flowing through the transistor Q2 is: The collector voltages of the transistors Ql and Q2 are held by the transistors Q3 and Q4 at the power supply IO and the base-emitter voltage of the transistors Q3 and Q4. Therefore, the current ■5 flowing through the transistor Q5 is calculated by the following formula lz +5= Is · 1+ 2 2RE r+ (7) Similarly, the current I6 flowing through the transistor Q6 is expressed as follows. Therefore, the voltage V at the output terminal T1 is obtained by subtracting the voltage drop across the resistor 15 from the voltage at the power supply line L1 (direct V+ = Vcc I5 ・ Rt...
(9) Similarly, the voltage V2 at the output terminal T2 is expressed by the following formula. Therefore, the voltage v0 of the differential output of the output terminals TI and T2 is expressed by the following formula (%), and the gain GI can be expressed as follows.

この結果利得制御回路4の利得は、第6図の直線LAI
で示すように、電流I2の値の変化に比例して変化し、
曲線LA2で示すように電流11の値の変化に逆比例し
て変化することとなる。
As a result, the gain of the gain control circuit 4 is expressed by the straight line LAI in FIG.
As shown, it changes in proportion to the change in the value of the current I2,
As shown by curve LA2, it changes in inverse proportion to the change in the value of current 11.

従って、必要に応じて電流It又はI2の値を第2図に
おいて上述した制御電圧S4によって制御することによ
って、所定のレベルを保った出力電圧を得ることができ
る。
Therefore, by controlling the value of the current It or I2 using the control voltage S4 described above in FIG. 2 as necessary, it is possible to obtain an output voltage that maintains a predetermined level.

D発明が解決しようとする問題点 ところが、第5図に示すような構成の自動色飽和度調整
増幅回路を用いた場合、制御電圧S4の変化に対する利
得G、の変化範囲は、例えば、−3(dB)〜20(d
B)程度で用いられる。このとき出力信号S、の制御信
号Saの電圧を■。、演算増幅回路の利得をβとしたと
き、次式で表される当該回路系のループゲインGLが一
定になるようにすることが望ましく、このことは、第6
図の直線LAIによって示すような電流■2による制御
特性をもつことが望ましいことを意味する。
D Problems to be Solved by the Invention However, when using the automatic color saturation adjustment amplifier circuit configured as shown in FIG. (dB) ~ 20(d
B) Used in degrees. At this time, the voltage of the control signal Sa of the output signal S is set to ■. , when the gain of the operational amplifier circuit is β, it is desirable that the loop gain GL of the circuit system expressed by the following equation is constant.
This means that it is desirable to have control characteristics based on the current 2 as shown by the straight line LAI in the figure.

しかし、電流I2が変化すると(9)式及び(10)式
の右辺第2項に示すように、出力端子゛F1及びT2の
電圧が電圧■2 ・RL/2だけ変化し、これにより出
力端子′r1、T2の直流レベルが変化し、その結果電
流I2の可変範囲を余り広く取ることができないために
実用上十分な利得の制御範囲を確保することが困難であ
った。
However, when the current I2 changes, as shown in the second term on the right side of equations (9) and (10), the voltages at the output terminals F1 and T2 change by the voltage 2 ・RL/2, which causes the output terminal The DC levels of 'r1 and T2 change, and as a result, the variable range of the current I2 cannot be set very wide, making it difficult to secure a practically sufficient gain control range.

また小信号入力時には電流■2を大きくして利得を増大
させ、これに対して大信号入力時には電流I2を減少さ
せて利得を減少させなければならないため、入力信号の
ダイナミックレンジを十分大きく取ることも困難であっ
た。
Also, when a small signal is input, the current 2 must be increased to increase the gain, whereas when a large signal is input, the current I2 must be decreased to decrease the gain, so the dynamic range of the input signal must be sufficiently large. It was also difficult.

このため、実際上従来は電流■1を制御することによっ
て利得を制御せざるを得す、結局いわゆるギルバート型
増幅回路を用いて利得制御回路を構成しようとすると、
第6図の曲線LA2で示すように、直線性が悪い制御特
性になることを回避し得ないといを問題点があった。因
に抵抗値RE=RLで利得G、をlにする電流11をI
+5to(Itsア。=■2)とすると利得G、は次式
%式%(14) で表されるように変化する。
For this reason, in practice, in the past, the gain had to be controlled by controlling the current (1).In the end, when trying to construct a gain control circuit using a so-called Gilbert type amplifier circuit,
As shown by curve LA2 in FIG. 6, there is a problem in that it is impossible to avoid control characteristics with poor linearity. Incidentally, the current 11 that makes the gain G, l with the resistance value RE=RL is I.
+5to(ItsA.=■2), the gain G changes as expressed by the following formula % formula % (14).

ここで電流■1は制御電圧V。に比例して変化すること
からI、=Vcとすると(13)弐で示すループゲイン
GLは演算増幅回路3の利得をβとすると次式 %式% ここで、利得Glが実用範囲すなわち、−6〔dB)〜
20 (dB)の範囲で変化したときのXの値を(14
)式より求めると x=2  (6(dB) )        −・”(
16)x =0.1  (20(dB) )     
   −(17)の範囲で変化することとなる。
Here, the current 1 is the control voltage V. Since it varies in proportion to 6 [dB]~
The value of X when changing in the range of 20 (dB) is (14
), x=2 (6(dB) ) −・”(
16) x = 0.1 (20 (dB))
-(17).

従ってこのときのループゲインGLは(15)式を用い
て GL =  0.25β(−6(dB) )    ・
・・・・・(18)GL =  100β(20(dB
) )     ・・・・・・(19)の範囲で変化し
て、利得G、が−6(dB)〜20 CdB)の間で、
ループゲインGLが400倍も変化する結果になる。
Therefore, the loop gain GL at this time is calculated as follows using equation (15): GL = 0.25β(-6(dB))
・・・・・・(18)GL = 100β(20(dB
) ) ...(19), the gain G is between -6 (dB) and 20 CdB),
This results in a change in the loop gain GL by a factor of 400.

本発明は以上の点を考慮してなされたもので、従来の利
得制御回路における制御特性の問題を有効に解決し得る
利得制御回路を提案しようとするものである。
The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a gain control circuit that can effectively solve the problem of control characteristics in conventional gain control circuits.

E問題点を解決するための手段 かかる問題点を解決するため本発明においては、コレク
タにダイオードを接続し、ベースに入力信号14を入力
する第1及び第2のトランジスタQ1、Q2からなる第
1の差動増幅回路6と、第1及び第2のトランジスタQ
1、Q2のコレクタをベースに接続すると共に、コレク
タを出力端子T1、I2に接続する、第3及び第4のト
ランジスタQ5及びQ6からなる第2の差動増幅回路1
2と、第1及び第2の差動増幅回路6.12の電流1、
.1.の和を一定値になるように制御する制御回路21
とを具え、第1の差動増幅回路6の電流11を制御する
ことにより利得を制御するようにする。
E Means for Solving the Problem In order to solve this problem, in the present invention, a first transistor Q1 and a second transistor Q2 having a diode connected to the collector and inputting the input signal 14 to the base is provided. differential amplifier circuit 6, and first and second transistors Q.
1. A second differential amplifier circuit 1 consisting of third and fourth transistors Q5 and Q6, which connects the collector of Q2 to the base and connects the collector to the output terminals T1 and I2.
2, and the current 1 of the first and second differential amplifier circuits 6.12,
.. 1. A control circuit 21 that controls the sum of
The gain is controlled by controlling the current 11 of the first differential amplifier circuit 6.

F作用 第1の差動増幅回路6の電流1.が変化すると、第1の
差動増幅回路6及び第2の差動増幅回路12の電流の和
を一定値に制御しているため、第2の差動増幅回路12
の電流I2は電流r、の変化と逆に変化するようになる
F action current of first differential amplifier circuit 6 1. When , the sum of the currents of the first differential amplifier circuit 6 and the second differential amplifier circuit 12 is controlled to a constant value, so that the second differential amplifier circuit 12
The current I2 changes inversely to the change in the current r.

従って、電流11を変化することにより、利得が一様に
変化して、利得を対数表示した場合にほぼ直線的に変化
する利得制御回路を得ることができ・る・ G実施例 以下図面について本発明の一実施例について詳述する。
Therefore, by changing the current 11, it is possible to obtain a gain control circuit in which the gain changes uniformly and changes almost linearly when the gain is expressed logarithmically. An embodiment of the invention will be described in detail.

第5図との対応部分に同一符号を付して示す第1図にお
いて、第5図の電流源9及びlOに代えて制御回路21
を設けることにより、差動増幅回路6及び12の電流■
、及びI2を制御するようにする。
In FIG. 1, in which parts corresponding to those in FIG. 5 are denoted by the same reference numerals, a control circuit 21
By providing the current ■ of the differential amplifier circuits 6 and 12
, and I2.

制御回路21において、トランジスタQ7及びQ8はエ
ミッタを抵抗23及び24を介して電流値1゜の電流源
22に接続された差動増幅回路を構成し、トランジスタ
Q7のベースに電圧■7の電′a25が接続すると共に
、トランジスタQ8のベースに電源ラインLLの電源V
CCを分圧してなる可変抵抗26が接続されている。そ
してトランジスタQ7及びQ8のコレクタをそれぞれダ
イオード27及び29を介してアースに接続する。
In the control circuit 21, transistors Q7 and Q8 form a differential amplifier circuit whose emitters are connected to a current source 22 with a current value of 1° via resistors 23 and 24, and a voltage 7 is applied to the base of the transistor Q7. a25 is connected, and the power supply V of the power supply line LL is connected to the base of the transistor Q8.
A variable resistor 26 formed by dividing CC is connected. The collectors of transistors Q7 and Q8 are then connected to ground via diodes 27 and 29, respectively.

かくしてトランジスタQ7及びQ8にそれぞれ流れる電
流I7及び1.の和は、常に電流源22の電流■。と等
しくなり、電流I?及びI6の値は、電源25の電圧V
、に対する電源ラインLLの電圧VCCを分圧してなる
可変抵抗26の出力電圧■8によって変化する。
Thus, currents I7 and 1. flowing through transistors Q7 and Q8, respectively. The sum of is always the current ■ of the current source 22. and the current I? and the value of I6 is the voltage V of the power supply 25
, the output voltage of the variable resistor 26 is determined by dividing the voltage VCC of the power supply line LL with respect to .

かかる構成に加えて、トランジスタQ1及びQ2のエミ
ッタには抵抗8及び7を介して、ベースにダイオード2
7の非アース側が接続されてなるトランジスタQ9が接
続され、ダイオード27と共にカレントミラー回路を構
成する。かくして差動増幅回路6に流れる電流■1が常
にトランジスタQ7の電流I7と等しくなるように制御
される。
In addition to this configuration, the emitters of the transistors Q1 and Q2 are connected via resistors 8 and 7, and the bases are connected to a diode 2.
A transistor Q9 is connected to the non-ground side of the transistor Q9, and forms a current mirror circuit together with the diode 27. In this way, the current 1 flowing through the differential amplifier circuit 6 is controlled so as to always be equal to the current I7 of the transistor Q7.

同様にして、トランジスタQ5及びQ6のエミッタには
、ベースにダイオード29の非アース側端が接続されて
なるトランジスタQIOが接続され、ダイオード29と
共にカレントミラー回路を構成する。かくして差動増幅
回路12に流れる電流I2が常にトランジスタQ8の電
流■、と等しくなるように制御される。
Similarly, a transistor QIO whose base is connected to the non-grounded end of a diode 29 is connected to the emitters of the transistors Q5 and Q6, forming a current mirror circuit together with the diode 29. In this way, the current I2 flowing through the differential amplifier circuit 12 is controlled so as to always be equal to the current (2) of the transistor Q8.

制御回路21には、電流源30が設けられ、その電流■
、がトランジスタQ7の電流I、に応して変化するよう
に制御される。この電流I、は、19 =+7 /2 
 (=1./2)に選択される。この電流源33は、ト
ランジスタQ6及び抵抗16の接続中点に接続され、こ
れによりトランジスタQ6のコレクタに流れ込む電流を
分流すくようになされている。
The control circuit 21 is provided with a current source 30, and its current ■
, is controlled to vary according to the current I of the transistor Q7. This current I is 19 = +7 /2
(=1./2). This current source 33 is connected to the midpoint between the transistor Q6 and the resistor 16, and is configured to shunt the current flowing into the collector of the transistor Q6.

以上の構成において、トランジスタQ7及びQ8の電流
I、及びI、は可変抵抗26の出力電圧V8に応じて変
化し、その和は常に電流I0となる。
In the above configuration, the currents I and I of the transistors Q7 and Q8 change according to the output voltage V8 of the variable resistor 26, and the sum thereof always becomes the current I0.

従ってトランジスタQ7の電流I7をに’l。Therefore, the current I7 of transistor Q7 becomes 'l.

(O≦に≦1)とすると、トランジスタQ8の電流I、
は(1−k)  ・■。となる。
(O≦≦1), the current I of transistor Q8,
is (1-k) ・■. becomes.

このため差動増幅回路6の電流I、の値はk・■。とな
り、差動増幅回路12の電流■2の値は(t−k)  
・Toとなり、電流[30(7)電流■。
Therefore, the value of the current I of the differential amplifier circuit 6 is k·■. Therefore, the value of the current ■2 of the differential amplifier circuit 12 is (t-k)
・To becomes the current [30(7) current■.

の値はに−to/zとなる。The value of is -to/z.

従って差動増幅回路6のトランジスタQ3及びQ4の電
流13及びI4は(5)式及び(6)式より次式 となり、さらにトランジスタQ5及びQ6に流れる電流
■5及びI6は(7)式及び(8)式より、次式 %式% 従って、出力端子T2の電圧V2は電源ラインL1の電
圧V ccから抵抗16を流れる電流16 l−I9に
よる抵抗16の電圧降下を引いた電圧となり次式 %式%) ・・・・・・ (24) となる。ここで(24)式の右辺第1項及び第2項は、
入力電圧V、及び定数kに関わらず常に一定の直流分で
あり、逆に第3項は入力電圧■、及び定数kに応じて変
化する交流骨の電圧変化を表す。
Therefore, the currents 13 and I4 of the transistors Q3 and Q4 of the differential amplifier circuit 6 are expressed by the following equations from equations (5) and (6), and the currents 5 and I6 flowing through the transistors Q5 and Q6 are calculated by the equations (7) and ( 8) According to the following formula, the voltage V2 at the output terminal T2 is the voltage obtained by subtracting the voltage drop across the resistor 16 due to the current 16l-I9 flowing through the resistor 16 from the voltage Vcc of the power supply line L1, and is calculated by the following formula: % Formula %) ...... (24) becomes. Here, the first and second terms on the right side of equation (24) are:
It is a DC component that is always constant regardless of the input voltage V and the constant k, and conversely, the third term represents the change in AC bone voltage that changes depending on the input voltage (2) and the constant k.

従って利得制御回路21の出力信号■。2は次式%式%
(25) 同様に出力端子TIの出力信号VOIは次式・・・・・
・(26) で表され、よって差動出力■。及び伝達関数G。
Therefore, the output signal of the gain control circuit 21 is ■. 2 is the following formula% formula%
(25) Similarly, the output signal VOI of the output terminal TI is expressed by the following formula...
・(26) Therefore, the differential output ■. and transfer function G.

は次式 %式% すなわち可変抵抗26の出力電圧■、を可変して電流1
+  (=に−16)を可変することにより、第3図に
おいて示すように(1−k)/kに比例して変化する制
御特性を得ることができる。そしてこの制御特性を、利
得をデシベル表示すると、第4図において曲線LA3で
示すように曲線L4で示す従来の電流1.による制御特
性に比し、より直線的に変化する制御特性を得ることが
できることがわかる。
is the following formula % formula % In other words, by varying the output voltage of the variable resistor 26, the current 1
By varying + (=-16), it is possible to obtain a control characteristic that changes in proportion to (1-k)/k, as shown in FIG. When the gain of this control characteristic is expressed in decibels, as shown by the curve LA3 in FIG. 4, the conventional current 1. It can be seen that it is possible to obtain control characteristics that change more linearly than the control characteristics obtained by .

以上の構成の利得制御回路20を第2図の自動色飽和度
調整回路における自動色飽和度調整制御回路1に用いて
、抵抗(直をRi=RLとし、かつ抵抗26に代えて第
2図に示す制御電圧S3をトランジスタQ8のベースに
与えるようにする。
The gain control circuit 20 having the above configuration is used in the automatic color saturation adjustment control circuit 1 in the automatic color saturation adjustment circuit shown in FIG. A control voltage S3 shown in FIG. 1 is applied to the base of the transistor Q8.

利得制御回路20の利得G2は次式 で表され、ループゲインGLは第(13)式より次式 GL=−□ β          ・・・・・・(3
0)で表される。
The gain G2 of the gain control circuit 20 is expressed by the following formula, and the loop gain GL is calculated from the formula (13) by the following formula GL = -□ β ...... (3
0).

利得G2を実用範囲の−6〔dB]〜20CdB〕の範
囲で変化するときのkの値を第(29)式を用いて求め
ろと、次式 %式%(31) の範囲で変化することがわかる。
Use equation (29) to find the value of k when the gain G2 changes in the practical range of -6 [dB] to 20 CdB]. I understand that.

従ってこのときのループゲインGLは第(30)式を用
いて次式 CL  =−2,28β (−6(dB))    ・
・・・・・(33)GL=−123β (20(dB)
)      ・・・・・・(34)の範囲で変化して
、利得G2が−6(dB)〜20〔dB)の間でループ
ゲインGLが約54倍変化するような自動色飽和度調整
回路を得ることができる。
Therefore, the loop gain GL at this time is calculated using the following equation (30): CL = -2,28β (-6 (dB))
...(33)GL=-123β (20(dB)
)......(34) An automatic color saturation adjustment circuit in which the loop gain GL changes by about 54 times when the gain G2 is between -6 (dB) and 20 [dB]. can be obtained.

以上の構成によれば、従来の利得制御回路と同一の条件
、すなわち抵抗値Rt=RL、電流■1=Izのときの
利得G1及びGtが1の条件で用いられたとき、ループ
ゲインGLの変化幅を従来に比して約1/4に軽減する
ことができる。
According to the above configuration, when the gain control circuit is used under the same conditions as the conventional gain control circuit, that is, when the resistance value Rt=RL and the current 1=Iz, the gains G1 and Gt are 1, the loop gain GL is The width of change can be reduced to about 1/4 compared to the conventional method.

また電流Itの可変範囲も、(16)式及び(17)式
で示す従来の値[+ =X ・I+sto (x=2〜
0.1.113.。−r2)から、(31)弐及び(3
2)式で示す値T I= k−115TD (k =0
.067〜0.091 、 I 、 =r+5to)に
軽減することができる。      従って従来に比し
て一段と設計自由度及び適用範囲の広い自動利得調整回
路を得ることができる。
In addition, the variable range of the current It is also the conventional value [+ =X ・I+sto (x=2~
0.1.113. . -r2) to (31)2 and (3
2) Value T I = k-115TD (k = 0
.. 067 to 0.091, I, =r+5to). Therefore, it is possible to obtain an automatic gain adjustment circuit that has a greater degree of freedom in design and a wider range of application than the conventional one.

以上の構成によれば、簡易な構成を用いて電流■1及び
I2を同時変化させたことにより、電流■1を単独で変
化させた従来の利得制御回路に比ペて一様に変化する制
御特性の利得制御回路にすることができる。
According to the above configuration, by changing the currents 1 and I2 simultaneously using a simple configuration, control that changes uniformly compared to a conventional gain control circuit in which the current 1 is changed alone. It can be made into a characteristic gain control circuit.

このため第2図に示すような回路系に用いて可変抵抗2
6の出力電圧■8に代えて制御信号S4を加えることに
よって当該回路系のループゲインをほぼ一定に保つこと
ができる。
For this reason, variable resistor 2 is used in the circuit system shown in Figure 2.
By adding the control signal S4 in place of the output voltage 18 of 6, the loop gain of the circuit system can be kept almost constant.

また出力電圧■2の直流レベルは、電流源30によって
常に一定に保たれており、従来のように回路の利得が変
化したとき(電流■2が変化したとき)、直流レベルが
変化することを防止することができる。
In addition, the DC level of the output voltage (2) is always kept constant by the current source 30, so that when the circuit gain changes (when the current (2) changes), the DC level does not change. It can be prevented.

なお上述の実施例においては、カラーテレビジョン受像
機の自動色飽和度調整(A CC)回路について本発明
を適用した場合について述べたが、本発明はこれに限ら
ず、例えば自動利得調整(AQC)回路等に広く適用す
ることができる。
In the above-mentioned embodiments, the present invention was applied to an automatic color saturation control (ACC) circuit of a color television receiver, but the present invention is not limited to this. ) Can be widely applied to circuits, etc.

H発明の効果 以上のように本発明によれば、ループゲインの変化が従
来に比べて一段と小さい利得制御回路を容易に得ること
ができる。
Effects of the Invention H As described above, according to the present invention, a gain control circuit in which the change in loop gain is much smaller than that of the prior art can be easily obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による利得制御回路の一実施例を示す接
続図、第2図は利得制御回路を用いた自動色飽和度調整
回路を示すブロック図、第3図及び第4図はその制御特
性を示す特性曲線図、第5図は従来の利得制御回路の回
路を示す接続図、第6図はその制御特性を示す特性曲線
図である。 4.20・・・・・・利得制御回路、6.12・・・・
・・差動増幅回路、7.8.15.16.23.24・
・・・・・抵抗、9.11.22.30・・・・・・電
流源、10.13.25・・・・・・電源、14・・・
・・・信号源、27.29・・・・・・ダイオード、Q
1〜QIO・・・・・・トランジスタ。
Fig. 1 is a connection diagram showing an embodiment of a gain control circuit according to the present invention, Fig. 2 is a block diagram showing an automatic color saturation adjustment circuit using the gain control circuit, and Figs. 3 and 4 are its control. FIG. 5 is a connection diagram showing a circuit of a conventional gain control circuit, and FIG. 6 is a characteristic curve diagram showing its control characteristics. 4.20...gain control circuit, 6.12...
・Differential amplifier circuit, 7.8.15.16.23.24・
...Resistance, 9.11.22.30...Current source, 10.13.25...Power supply, 14...
...Signal source, 27.29...Diode, Q
1~QIO...transistor.

Claims (1)

【特許請求の範囲】 コレクタにダイオードを接続し、ベースに入力信号を入
力する第1及び第2のトランジスタからなる第1の差動
増幅回路と、 上記第1及び第2のトランジスタのコレクタをベースに
接続すると共に、コレクタを出力端子に接続する、第3
及び第4のトランジスタからなる第2の差動増幅回路と
、 上記第1及び第2の差動増幅回路の電流の和を一定値に
なるように制御する制御回路と を具え、上記第1の差動増幅回路の電流を制御すること
により利得を制御することを特徴とする利得制御回路。
[Claims] A first differential amplifier circuit comprising first and second transistors having a diode connected to the collector and inputting an input signal to the base; and a base having the collectors of the first and second transistors. and the collector is connected to the output terminal.
and a second differential amplifier circuit including a fourth transistor, and a control circuit that controls the sum of currents of the first and second differential amplifier circuits to a constant value, A gain control circuit characterized in that the gain is controlled by controlling the current of a differential amplifier circuit.
JP61015393A 1986-01-27 1986-01-27 Gain control circuit Expired - Lifetime JPH0738550B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61015393A JPH0738550B2 (en) 1986-01-27 1986-01-27 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61015393A JPH0738550B2 (en) 1986-01-27 1986-01-27 Gain control circuit

Publications (2)

Publication Number Publication Date
JPS62173811A true JPS62173811A (en) 1987-07-30
JPH0738550B2 JPH0738550B2 (en) 1995-04-26

Family

ID=11887486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61015393A Expired - Lifetime JPH0738550B2 (en) 1986-01-27 1986-01-27 Gain control circuit

Country Status (1)

Country Link
JP (1) JPH0738550B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317011A (en) * 1988-06-17 1989-12-21 Sony Corp Gain control amplifier
JPH04271608A (en) * 1991-02-27 1992-09-28 Nec Ic Microcomput Syst Ltd Variable gain amplifier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676789A (en) * 1970-11-16 1972-07-11 Derek Bray Low distortion agc amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676789A (en) * 1970-11-16 1972-07-11 Derek Bray Low distortion agc amplifier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01317011A (en) * 1988-06-17 1989-12-21 Sony Corp Gain control amplifier
JPH04271608A (en) * 1991-02-27 1992-09-28 Nec Ic Microcomput Syst Ltd Variable gain amplifier

Also Published As

Publication number Publication date
JPH0738550B2 (en) 1995-04-26

Similar Documents

Publication Publication Date Title
JPH0145767B2 (en)
JPS62173811A (en) Gain control circuit
JP2740211B2 (en) Video signal correction circuit
US4439745A (en) Amplifier circuit
JPS631454Y2 (en)
JPS5816206B2 (en) constant current circuit
JP2754824B2 (en) Constant voltage circuit
JPH0145766B2 (en)
JPS6311839B2 (en)
JPH0510457Y2 (en)
JPH066607Y2 (en) Gain control circuit
JPS6113403B2 (en)
JPH03284004A (en) Emitter-follower circuit
JPH02135810A (en) Gain control circuit
JPS6167310A (en) Agc amplifier circuit
JP2722769B2 (en) Gain control circuit
JPH0786854A (en) Automatically gain controlled amplifier
JPH0346406A (en) Variable gain amplifier
JPH033404B2 (en)
JPS61184056A (en) Video signal processing circuit
JPS59171822A (en) Temperature detecting circuit
JPH01238207A (en) Temperature compensating and amplifying circuit
JPS60136403A (en) Gain control circuit
JPS59147512A (en) Automatic level adjusting circuit
JPH0358603A (en) Gain control circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term