JPS62173741A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62173741A JPS62173741A JP61016242A JP1624286A JPS62173741A JP S62173741 A JPS62173741 A JP S62173741A JP 61016242 A JP61016242 A JP 61016242A JP 1624286 A JP1624286 A JP 1624286A JP S62173741 A JPS62173741 A JP S62173741A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- gate
- electrode
- external
- annular
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000605 extraction Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 abstract description 9
- 238000001816 cooling Methods 0.000 abstract description 4
- 238000003466 welding Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000053451 Silis Species 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置、特に、ゲート取出し構造を改良
した半導体装置に関するものである。
した半導体装置に関するものである。
大容量のゲート・ターンオフ拳サイリスタ（ＧａｔｅＴ
ｕｒｎ −０ｆｆ ｔｈｙｒｉｓｔｏｒ ）やトランジ
スタにおいては、大容量化に伴ないゲート取出し電極（
ゲートまたはベース）に流す電流が大きくなり、最近で
は数１０ＯＡの電流を流すものも実用化されている。
ｕｒｎ −０ｆｆ ｔｈｙｒｉｓｔｏｒ ）やトランジ
スタにおいては、大容量化に伴ないゲート取出し電極（
ゲートまたはベース）に流す電流が大きくなり、最近で
は数１０ＯＡの電流を流すものも実用化されている。
特に大容置ゲート・ターンオフ・サイリスタでは、ター
ンオフ時に必要なゲート逆電流が大きく、しかも、瞬時
に均一に電流を流す必要があるため、ゲートとカソード
間のインピダンスを極力小さくする工夫がなされている
。例えばゲート電極の取出し部分をリング状にして取り
出し部分からエミッタ領域までの距離の短縮と電流分担
の均−化及び軽減を図っている。
ンオフ時に必要なゲート逆電流が大きく、しかも、瞬時
に均一に電流を流す必要があるため、ゲートとカソード
間のインピダンスを極力小さくする工夫がなされている
。例えばゲート電極の取出し部分をリング状にして取り
出し部分からエミッタ領域までの距離の短縮と電流分担
の均−化及び軽減を図っている。
第２図にこのようなリング状のゲート′電極構造を有す
るゲート・ターンオフ・サイリスタのエレメントパター
ンを示す。図において、１はシリコンウェハ、２はシリ
コンウェハ１を支持する補強板、３．４．５はリング状
のゲート′遜極で、４はゲート集電極、６はカソード電
極である。
るゲート・ターンオフ・サイリスタのエレメントパター
ンを示す。図において、１はシリコンウェハ、２はシリ
コンウェハ１を支持する補強板、３．４．５はリング状
のゲート′遜極で、４はゲート集電極、６はカソード電
極である。
このようなリングゲー）ｆＭ造ｅ有するゲートｅターン
オフ・サイリスタＶＣおいては、第３図のように、ゲー
ト取出しリードあるアルミニウム線７のボンディングに
より直接エレメントのゲート集電極４と外部ゲート電極
とｒ接続していた。８は外部ゲート電極である。
オフ・サイリスタＶＣおいては、第３図のように、ゲー
ト取出しリードあるアルミニウム線７のボンディングに
より直接エレメントのゲート集電極４と外部ゲート電極
とｒ接続していた。８は外部ゲート電極である。
ところが、この取出し構造におけるアルミニウム線は、
通常１藺φ以下のものが用いられ、ゲート電流の通電分
布を均一化するために、エレメントのリング状のゲート
集１１Ｌ極４に対して、数個所から数１０個所にわたり
、はぼ等間隔にボンディングする必要がある。
通常１藺φ以下のものが用いられ、ゲート電流の通電分
布を均一化するために、エレメントのリング状のゲート
集１１Ｌ極４に対して、数個所から数１０個所にわたり
、はぼ等間隔にボンディングする必要がある。
このため、接続の作業性が悪いばかりでなく、ボンディ
ング部分が機械的ストレスによって、あるいはヒートサ
イクル時の熱ストレスによって剥がれたり、ワイヤ切れ
を起こし、接続不良を生ずる危険性があった。
ング部分が機械的ストレスによって、あるいはヒートサ
イクル時の熱ストレスによって剥がれたり、ワイヤ切れ
を起こし、接続不良を生ずる危険性があった。
勿論、ゲートに大電流を流す方法として上述のようなボ
ンディングによらないで、ゲート取り出しリード金、エ
レメントのゲー）１［極に加圧接触させる１岑造を採る
ものもあるが、この構造はゲート電極カエレメントの中
央部にあるセンターゲート構造のサイリスタや大容ｆｉ
ｌトランジスタ等に用いられているものである。
ンディングによらないで、ゲート取り出しリード金、エ
レメントのゲー）１［極に加圧接触させる１岑造を採る
ものもあるが、この構造はゲート電極カエレメントの中
央部にあるセンターゲート構造のサイリスタや大容ｆｉ
ｌトランジスタ等に用いられているものである。
第４図はこのようなサイリスタのゲート′成極の取出し
構造を示す。図において１１はサイリスクエレメント、
１２は挿頬、１３は外部陰極Ｃ上極、１４はゲート取出
しリード、１５はゲート取出しリード１４と挿入板１２
とを外部陰極電極１３に対して位置決めする絶縁性支持
板、１６は絶縁性支持板１５を介してゲート取出しリー
ド１４の板状１ｍ１４ａ’＆サイリスタエレメント１１
のゲート電極に押圧するバネ、１Ｔはゲート取出しＩＪ
−ド１４を外部陰極電極１３と絶縁するための保護管、
１８に外部陽極′ＮＬ極、１９はサイリスタニレメン）
１１’ｅ支持するセラミック筒、２０は外部陰極電極１
３とセラミック筒１９に固着されている７ランジ、２１
は外部陽極電極１８とセラミック筒１９に固着された７
ランジ、２２はゲート取出しリード１４に設けた外部ゲ
ー）［極である。
構造を示す。図において１１はサイリスクエレメント、
１２は挿頬、１３は外部陰極Ｃ上極、１４はゲート取出
しリード、１５はゲート取出しリード１４と挿入板１２
とを外部陰極電極１３に対して位置決めする絶縁性支持
板、１６は絶縁性支持板１５を介してゲート取出しリー
ド１４の板状１ｍ１４ａ’＆サイリスタエレメント１１
のゲート電極に押圧するバネ、１Ｔはゲート取出しＩＪ
−ド１４を外部陰極電極１３と絶縁するための保護管、
１８に外部陽極′ＮＬ極、１９はサイリスタニレメン）
１１’ｅ支持するセラミック筒、２０は外部陰極電極１
３とセラミック筒１９に固着されている７ランジ、２１
は外部陽極電極１８とセラミック筒１９に固着された７
ランジ、２２はゲート取出しリード１４に設けた外部ゲ
ー）［極である。
このようなサイリスタでは、外部陽極電極１８と外部陰
極′電極１３とに外部から冷却フィンを加圧接触させる
と、ゲート取出しリード１４の端部１４ａが支持板１５
を介してバネ１６で付勢されサイリスクエレメント１１
のゲート電極と圧接するから、ゲート取出しリード１４
をゲート４極にボンディングする必要はない。このため
、ゲート取出しリード１４の線径を大きくしたり、また
、その材料としてアルミニウムよりも導′醒性の良い材
料、例えば銀等金用いることが可１１目となる。したが
って、上記サイリスタは大電流の供給に有利である。
極′電極１３とに外部から冷却フィンを加圧接触させる
と、ゲート取出しリード１４の端部１４ａが支持板１５
を介してバネ１６で付勢されサイリスクエレメント１１
のゲート電極と圧接するから、ゲート取出しリード１４
をゲート４極にボンディングする必要はない。このため
、ゲート取出しリード１４の線径を大きくしたり、また
、その材料としてアルミニウムよりも導′醒性の良い材
料、例えば銀等金用いることが可１１目となる。したが
って、上記サイリスタは大電流の供給に有利である。
しかし、センターゲートｌ１ＬＩ造のサイリスタの場合
は、ゲート取出しリード１４をサイリスクエレメント１
１の中央部のゲート電画と接続すればよいから、上述の
ようなゲート取出しｔ、”Ｉ造は採り易いがリングゲー
ト構造をもつゲート・ターンオフ・サイリスタの場合は
、ゲート取出しリードをリング状とする必要があるため
、ゲート取出しリードとゲート成極を加圧接触させるゲ
ート取出し＋：４造は実用化されていなかった。
は、ゲート取出しリード１４をサイリスクエレメント１
１の中央部のゲート電画と接続すればよいから、上述の
ようなゲート取出しｔ、”Ｉ造は採り易いがリングゲー
ト構造をもつゲート・ターンオフ・サイリスタの場合は
、ゲート取出しリードをリング状とする必要があるため
、ゲート取出しリードとゲート成極を加圧接触させるゲ
ート取出し＋：４造は実用化されていなかった。
この発明は、このような従来の問題点を解決するために
なされたもので、ゲート取出しリードの接続作業が容易
であり、かつ、ゲート取出しリードの接続不良を生ずる
おそれのない半導体装置を得ること全目的とする。
なされたもので、ゲート取出しリードの接続作業が容易
であり、かつ、ゲート取出しリードの接続不良を生ずる
おそれのない半導体装置を得ること全目的とする。
この発明に係る半導体装置は、半導体基体と、２つの外
部主電極と、半導体基体のリンク状Ｄゲート電極に接続
される少なくとも１つのゲート取出し電極とを有し、か
つ、ゲート取出し電極は、一方の外部主′Ｃ極に設けた
環状凹部Ｖこバネを介して嵌合した環状のリード支持部
材と、このリード支持部材に設けた環状溝に前記ゲート
電極に対応する環状リード部において嵌められ、取出し
リード部において外部ゲート電極に接続されたゲート取
出しリードと、重犯外部ゲート１ｂ、唖とより構成した
ものである。
部主電極と、半導体基体のリンク状Ｄゲート電極に接続
される少なくとも１つのゲート取出し電極とを有し、か
つ、ゲート取出し電極は、一方の外部主′Ｃ極に設けた
環状凹部Ｖこバネを介して嵌合した環状のリード支持部
材と、このリード支持部材に設けた環状溝に前記ゲート
電極に対応する環状リード部において嵌められ、取出し
リード部において外部ゲート電極に接続されたゲート取
出しリードと、重犯外部ゲート１ｂ、唖とより構成した
ものである。
この発明におけるゲート取出しリードは、その環状リー
ド部においてリード支持部材の環状ｍ ＶＣ嵌められ、
そのリード支持部材は一方の外部主電極の環状凹部にバ
ネを介して嵌合されるから、両外部主電極に外部から冷
却フィンを加圧接触させると、ゲート取出しリードは圧
縮されたバネの付勢力によって半２１体基体のゲート電
極と圧接し、これに接続される。
ド部においてリード支持部材の環状ｍ ＶＣ嵌められ、
そのリード支持部材は一方の外部主電極の環状凹部にバ
ネを介して嵌合されるから、両外部主電極に外部から冷
却フィンを加圧接触させると、ゲート取出しリードは圧
縮されたバネの付勢力によって半２１体基体のゲート電
極と圧接し、これに接続される。
以下、この発明の一実施例を第１．２図によって説明す
る。第１図は半導体装置の断面図で、第４シ１に示すゲ
ート電極の取出し構造に対応するものである。
る。第１図は半導体装置の断面図で、第４シ１に示すゲ
ート電極の取出し構造に対応するものである。
図において、２１は半導体基体としてのサイリスタニレ
メン）、２２Ｈ挿入板、２３は一方の外部主電極である
外部陰極電極、２４は他方の外部主電極である外部陽極
電極、２５はゲート取出しリードで、２５ａはその環状
リード部、２５ｂはその取出しリード部、２５０はこの
取出しリード部２５ｂに被せた絶縁性保護管、２６は環
状のリード支持部材で、外部陰極ＴｊＩＬ極２３に設け
た環状四部２３ａに嵌合したものである。２６ａはこの
リード支持部材２６Ｖζ設けた点状溝で、ゲート取出し
リード２５の環状リード部２５ａが嵌めてあり、取出し
リード部２５ｂは環状’ｔｔ４２６ ａから外部へ通ず
る切欠部２６ｂと外部陰画電極２３の穴２３ａと後述す
るセラミック筒２９の穴２９ａとを通して外部へ引き出
しである。２７はゲート取出しリード２５に設けた外部
ゲート′ｉ！極である。
メン）、２２Ｈ挿入板、２３は一方の外部主電極である
外部陰極電極、２４は他方の外部主電極である外部陽極
電極、２５はゲート取出しリードで、２５ａはその環状
リード部、２５ｂはその取出しリード部、２５０はこの
取出しリード部２５ｂに被せた絶縁性保護管、２６は環
状のリード支持部材で、外部陰極ＴｊＩＬ極２３に設け
た環状四部２３ａに嵌合したものである。２６ａはこの
リード支持部材２６Ｖζ設けた点状溝で、ゲート取出し
リード２５の環状リード部２５ａが嵌めてあり、取出し
リード部２５ｂは環状’ｔｔ４２６ ａから外部へ通ず
る切欠部２６ｂと外部陰画電極２３の穴２３ａと後述す
るセラミック筒２９の穴２９ａとを通して外部へ引き出
しである。２７はゲート取出しリード２５に設けた外部
ゲート′ｉ！極である。
Ｐｒｉ、上記リード支持部材２６とゲート取出ずリード
２５と外部ゲート電極とにより構成されたゲート取出し
電極である。２８はリード支持部材２６と外部陰極電極
２３との間に介装した皿バネ、２９はサイリスクエレメ
ント２１ｆｔ支持するセラミック筒、３０は外部陰極電
極２３とセラミック筒２９に固着されている７ランジ、
３１は外部陰極電極２４とセラミック筒２９に固着され
た７ランジである。
２５と外部ゲート電極とにより構成されたゲート取出し
電極である。２８はリード支持部材２６と外部陰極電極
２３との間に介装した皿バネ、２９はサイリスクエレメ
ント２１ｆｔ支持するセラミック筒、３０は外部陰極電
極２３とセラミック筒２９に固着されている７ランジ、
３１は外部陰極電極２４とセラミック筒２９に固着され
た７ランジである。
このような構成となっているから、ゲート取出しリード
２５の環状リード部２５８１にリード支持部材２６の環
状溝２５８に嵌め、取出しリード部２５ｂを外部陰極電
極２３０穴２３ａとセラミック筒２８の穴２８ａから外
部へ引き出す。ついでリード２５を嵌めたリード支持部
材２６を外部陰画電極２３の環状凹部２３ａに皿バネ２
８′ｆ：介して嵌合する。しかる後、外部陰極、陽極の
両電極２３．２４に外部から冷却フィンを加圧接触させ
る。すると、皿バネ２８が圧縮され、その付勢力によっ
てゲート取出しリード２５の環状リード部２５ａがサイ
リスタエレメント２１のリング状のゲート電極に圧接す
る。このとき、外部陰画電極２３もカソード電極６に圧
接する。このようにしてゲート取出しリード電極Ｐとゲ
ート電極に接続される。
２５の環状リード部２５８１にリード支持部材２６の環
状溝２５８に嵌め、取出しリード部２５ｂを外部陰極電
極２３０穴２３ａとセラミック筒２８の穴２８ａから外
部へ引き出す。ついでリード２５を嵌めたリード支持部
材２６を外部陰画電極２３の環状凹部２３ａに皿バネ２
８′ｆ：介して嵌合する。しかる後、外部陰極、陽極の
両電極２３．２４に外部から冷却フィンを加圧接触させ
る。すると、皿バネ２８が圧縮され、その付勢力によっ
てゲート取出しリード２５の環状リード部２５ａがサイ
リスタエレメント２１のリング状のゲート電極に圧接す
る。このとき、外部陰画電極２３もカソード電極６に圧
接する。このようにしてゲート取出しリード電極Ｐとゲ
ート電極に接続される。
上述のように、この実施例においては、リング状の取出
しリード電極Ｐを機械的に組み込む構成とし、ゲート取
出しリード２５の環状リード部２５ａをバネ付勢によっ
てサイリスクエレメント２１のゲー１／に極に圧接させ
るようにした。したがって、ゲート取出しリード２５の
ｆＡ Ｆｙｉ作業が容易となるとともに、従来のように
、ボンディングによる接続方法ではないので、ボンディ
ング部分の剥がれやワイヤ切れといった現金は生ずる余
地がなく、ゲート取出しリード２５とケート電極との間
に接続不良を生ずるおそれはない。
しリード電極Ｐを機械的に組み込む構成とし、ゲート取
出しリード２５の環状リード部２５ａをバネ付勢によっ
てサイリスクエレメント２１のゲー１／に極に圧接させ
るようにした。したがって、ゲート取出しリード２５の
ｆＡ Ｆｙｉ作業が容易となるとともに、従来のように
、ボンディングによる接続方法ではないので、ボンディ
ング部分の剥がれやワイヤ切れといった現金は生ずる余
地がなく、ゲート取出しリード２５とケート電極との間
に接続不良を生ずるおそれはない。
なお、実施例ではゲート・ターンオフ・サイリスタにつ
いて述べたが、この発明ＨＩＪング状のゲート取出しリ
ード電極を有する大容量の半導体装置、例えば、大電力
トランジスタやゲート袖ｎｈターンオフ・サイリスタ等
についても同様に適用することができ、同様の効果を得
ることができる。
いて述べたが、この発明ＨＩＪング状のゲート取出しリ
ード電極を有する大容量の半導体装置、例えば、大電力
トランジスタやゲート袖ｎｈターンオフ・サイリスタ等
についても同様に適用することができ、同様の効果を得
ることができる。
以上説明したように、この発明によれば、ゲート取り電
極を外徽圭電極に機械的に組み込めるようにし、かつ組
み込んだときはゲート取出しリードがバネ付勢されて半
導体基体のゲート電極と圧接するようにしたから、ゲー
ト取出しリードの接続作業が容易であり、かつゲート取
出しリードの接続不良を生ずるおそれのない半導体装ｔ
ｉ？を得ることができる。
極を外徽圭電極に機械的に組み込めるようにし、かつ組
み込んだときはゲート取出しリードがバネ付勢されて半
導体基体のゲート電極と圧接するようにしたから、ゲー
ト取出しリードの接続作業が容易であり、かつゲート取
出しリードの接続不良を生ずるおそれのない半導体装ｔ
ｉ？を得ることができる。
第１図はこの発明の実施例によるサイリスタの断面図、
第２図は従来のリング状のゲート電極を有するサイリス
クエレメントのゲートパターンを示す平面図、第３図は
第２図のサイリスタエレメントにゲート取出しリードを
ボンディングした状態を示す斜視図、第４図は従来のセ
ンターゲート形のサイリスタの断面図である。 図中、２１はサイリスタエレメント（半導体基体）、２
３は外部陰極電極（外部主電極）、２４は外部陽極電極
（外部主電極）、２５はゲート取出しリード、２６はリ
ード支持部材、２７は外部ゲート電極、Ｐはゲート取出
しリード電極、２８は皿バネである。
第２図は従来のリング状のゲート電極を有するサイリス
クエレメントのゲートパターンを示す平面図、第３図は
第２図のサイリスタエレメントにゲート取出しリードを
ボンディングした状態を示す斜視図、第４図は従来のセ
ンターゲート形のサイリスタの断面図である。 図中、２１はサイリスタエレメント（半導体基体）、２
３は外部陰極電極（外部主電極）、２４は外部陽極電極
（外部主電極）、２５はゲート取出しリード、２６はリ
ード支持部材、２７は外部ゲート電極、Ｐはゲート取出
しリード電極、２８は皿バネである。
Claims (1)
- 半導体基体と、２つの外部主電極と、半導体基体のゲー
ト電極に接続される少なくとも１つのゲート取出し電極
とを有し、かつ、ゲート取出し電極は、一方の外部主電
極に設けた環状凹部にバネを介して嵌合した環状のリー
ド支持部材と、このリード支持部材に設けた環状溝に前
記ゲート電極に対応する環状リード部において嵌められ
、取出しリード部において外部ゲート電極に接続された
ゲート取出しリードと、前記外部ゲート電極とより構成
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016242A JPS62173741A (ja) | 1986-01-27 | 1986-01-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61016242A JPS62173741A (ja) | 1986-01-27 | 1986-01-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62173741A true JPS62173741A (ja) | 1987-07-30 |
Family
ID=11911084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61016242A Pending JPS62173741A (ja) | 1986-01-27 | 1986-01-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62173741A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641976A (en) * | 1994-02-23 | 1997-06-24 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device with axial bias and radial restraint between a distortion buffer plate and a semiconductor body |
-
1986
- 1986-01-27 JP JP61016242A patent/JPS62173741A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641976A (en) * | 1994-02-23 | 1997-06-24 | Mitsubishi Denki Kabushiki Kaisha | Pressure contact type semiconductor device with axial bias and radial restraint between a distortion buffer plate and a semiconductor body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
| US20080029906A1 (en) | Semiconductor switching module and method | |
| JP3533317B2 (ja) | 圧接型半導体装置 | |
| US4835119A (en) | Semiconductor device and a process of producing same | |
| US20220173022A1 (en) | Clips for semiconductor package and related methods | |
| US2907935A (en) | Junction-type semiconductor device | |
| ITVA910002A1 (it) | Piastrina metallica di dissipazione del calore di un dispositivo a semiconduttore di potenza incapsulato in resina fornita di rilievi per la saldatura dei fili di massa | |
| JP3018971B2 (ja) | 半導体装置 | |
| JP2002222916A (ja) | 圧接型半導体装置 | |
| US3328650A (en) | Compression bonded semiconductor device | |
| JPS62173741A (ja) | 半導体装置 | |
| JPH0214572A (ja) | 半導体装置 | |
| US3280383A (en) | Electronic semiconductor device | |
| JPH0245334B2 (ja) | ||
| JPS6154262B2 (ja) | ||
| JPH03222365A (ja) | 半導体装置 | |
| JP3226082B2 (ja) | 半導体装置 | |
| JP3307145B2 (ja) | パワーチップキャリア及びこれを用いたパワー半導体装置 | |
| JPH0974110A (ja) | 半導体装置 | |
| JPS6138193Y2 (ja) | ||
| JPH06204373A (ja) | 半導体装置 | |
| JPH0543474Y2 (ja) | ||
| JPS6269564A (ja) | 半導体装置 | |
| JPH08227996A (ja) | 半導体装置 | |
| JPH09260557A (ja) | 半導体装置およびその製造方法 |