JPS62172774A - ジヨセフソン集積回路の製造方法 - Google Patents

ジヨセフソン集積回路の製造方法

Info

Publication number
JPS62172774A
JPS62172774A JP61014955A JP1495586A JPS62172774A JP S62172774 A JPS62172774 A JP S62172774A JP 61014955 A JP61014955 A JP 61014955A JP 1495586 A JP1495586 A JP 1495586A JP S62172774 A JPS62172774 A JP S62172774A
Authority
JP
Japan
Prior art keywords
film
base electrode
junction
electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61014955A
Other languages
English (en)
Inventor
Shinichi Morohashi
信一 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61014955A priority Critical patent/JPS62172774A/ja
Publication of JPS62172774A publication Critical patent/JPS62172774A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ジョセフソン集積回路の製造において、ベース電極の接
合部以外の領域に陽極酸化膜と工・7チングストツパ膜
を形成し、ベース電極のオーバエッチを防止すると共に
、ベース電極上部の絶縁膜に穴開けするとき、接合部の
大きさより大きい接合穴を開けることにより、Ar”イ
オンによるクリーニング時、ベース電極接合部が接合穴
部よりのバックスキャツタ−で汚染するのを防ぐ。
〔産業上の利用分野′〕
本発明はジョセフソン集積回路の製造方法に係わり、特
にベース電極加工後の接合穴形成方法の改良に関する。
ジョセフソン集積回路はスイッチング速度が極めて速く
、又集積度をあげる上で大きな障害となる発熱が殆どな
いので、次世代VLSIとして大きい期待がもたれてい
る。
しかしまた、技術的に解決すべき問題点も多く残ってい
る。電極形成法についても、種々の問題点があり効果的
な且つ前便な方法は未だ満足なものがない状況である。
ジョセフソン集積回路としてNb系を中心とする硬い材
料をベース電極、カウンター電極とし、トンネルバリア
としてはAl0Kの薄膜を用い、これらを連続して同一
真空装置中で形成するものは汚れが少なく、特性的には
安定したものが得られるが、カウンター電極のみを選択
的にエツチングしベース電極はそのまま残す異方性エツ
チングが極めて微妙で、加工が難しいと云う欠点を有し
ている。
ベース電極はNb、カウンター電極はpb系材料とした
セミハードのジョセフソン集積回路はNbのベース電極
を形成後、絶縁膜を被覆し接合部の穴開けをするときベ
ース電極の表面が汚染し特性を填なう問題を有している
〔従来の技術〕 第2図(a)〜(e)は従来例(1)におけるBe1l
Lab、で開発された5NIEP法と呼ばれるNb/A
 I−^lOX/Nb接合型ジョセフソン集積回路の電
極形成工程を説明するための断面模式図である。
この方法はベース電極、トンネルバリア、カウンター電
極までを同一真空装置内で真空を破ることなく形成出来
る汚れの少ない方法である。
第2図(a)において、■はSi基板で、この上にNb
のベース電極2の被覆、更にその上にAIを被着し、後
0□ガスを導入し表面を熱酸化しAIO,として9なる
トンネルバリアの被膜を形成する。更にトンネルバリア
9上にNbのカウンター電極10の被膜を形成する。
第2図(b)において、レジストを被覆しパターニング
して、これをマスクにしてRIE(反応性イオンエツチ
ング)でカウンター電極10、トンネルバリア9、ベー
ス電極2の3層のパターニングを行う。
第2図(c)において、レジスト4を被覆、パターニン
グして、これをマスクとしてRIEでカウンター電極1
0をパターニングする。
第2図(d)において、陽極酸化を行い、Nbの表面に
Nb2O5膜の薄い層を形成する。即ちベース電極2と
カウンター電極10の露出表面に陽極酸化膜3を形成す
る。
第2図(e)において、Nbよりなる配線N11をカウ
ンター電極10と陽極酸化膜3、Si基板1上に形成す
る。
これら工程のなかで、第2図(c)における、カウンタ
ー電極10のみをRIEでエツチングしてベース電極2
はそのまま残すことが非常に困難である。
本来AIはRIIEのCF、ガスでは化学エツチングさ
れないが八lの厚さが極めて薄いためAIはイオン衝撃
で侵食されて了い、ストッパの役目を果たし得なくなり
、エツチングが下部のベース電極2まで及ぶ可能性があ
る。従って、このエツチングはオーバ気味のエツチング
となり、ベース電極2を多少とも減らすエツチングとな
る。
第3図(a) 、(b)は従来例(2)におけるセミハ
ード系ジョセフソン集積回路の電極形成工程を説明する
ための断面模式図である。
これは前記のジョセフソン集積回路のカウンター電極を
Nbの替わりに例えばPbAu等としたものである。
これら図において、第2図(a)〜(e)と同じ名称の
ものは同じ符号で示す。(以下同様)第3図(a)にお
いて、lはSi基板でこの上にNbのベース電極2を形
成、その上にレジスト4のパターニングを行い、次いで
SiOの絶縁膜7aを被着し、リフトオフにより鞄縁l
模7aに接合部6の六開けをする。
第3図(b)において、ベース電極2の露出表面をAr
+イオンでクリーニングを行いNbの低級酸化物を除去
した後、AI薄膜被着、熱酸化して表面をAIOつとし
トンネルバリア9を形成する。ついでPbAuのカウン
ター電極10aを形成する。
この方法においては、ベース電極2とカウンター電極1
0aの堆積と加工が別々に行われるので、加工上の寸法
精度的な問題は少ないが、Ar”イオンによるベース電
極2の露出表面のクリーニング工程において、Ar+イ
オンによるバックスキャツタで接合部穴周辺のSiO膜
中のSiがベース電極2の露出部上に付着し、このSi
が特性上特に有害であるため、改善が望まれている。
(発明が解決しようとする問題点〕 従来例(1)における電極形成方法では、接合部におい
て汚れが少なく特性的には良好なものが得られるが、加
工が微妙で難しい点があり、又従来例(2)における電
極形成方法では、寸法精度的には比較的安定した方法で
あるが接合部形成時のクリーニングでベース電極表面が
汚染され、それが特性を損う問題を有している。
従って特性的に問題となる周辺から入る汚れの少ない、
又加工精度の安定した電極形成方法を提供しようとする
ものである。
〔問題点を解決するための手段〕
上記問題点の解決は、Si基板の上にNb系の超電導材
料よりなるベース電極の被膜を形成し、ベース電極の表
面の接合部を形成する領域以外に陽極酸化膜を形成する
工程と、前記陽極酸化膜の上にエツチングストッパ膜を
形成し、次いでベース電極のパターニングを行う工程と
、更にその上に絶縁膜を被着し、この絶縁膜に接合部を
中心にした、接合部よりも大きい接合穴を開口する工程
と、接合部にトンネルバリアの薄膜を形成し、後このト
ンネルバリアの上部およびエソチンゲスt−ソバ膜の露
出面上と、絶縁膜の一部の上部にカウンター電極を形成
する工程とを存してなる本発明によるジョセフソン集積
回路の製造方法により達成される。
〔作用〕
Si基板上に形成したNbのベース電極の上に接合部領
域を残して他の領域に陽極酸化膜とエツチングストッパ
膜を形成し、その後表面全体を5in2の絶縁膜を被着
し、これに接合部よりも大きい接合穴を形成する。即ち
5iOz膜の接合穴の縁端部を接合部より離すことによ
り、Ar”イオンによるバックスキャツタでSi原子が
Nbのベース電極の接合部表面に付着するのを低減する
同時にエツチングストッパ膜を設けているので、ベース
電極までエツチングされることなく、安定した接合穴開
けを行うことが出来る。
〔実施例〕
第1図(a)〜(e)は本発明におけるNb/^1−A
IO,/Nb型ジョセフソン集積回路の電極形成工程を
説明するための断面模式図である。
第1図(a)において、II′!、Si基板で、この上
に約200nm厚さのNbのベース電極2の被膜をEB
法またはスパッタリング法で形成し、この上に通常のフ
ォトレジスト工程により10μm幅の接合部6の領域の
みをカバーするパターンのレジスト4を形成する。次い
でベース電極2の表面に接合部6以外の領域に約30n
m厚の陽極酸化膜(Nb20S)  3を形成スる。陽
極酸化はアンモニウムペンタボレートとエチレングリコ
ールの液中で行う。
第1図(b)において、レジスト4はそのままで、^l
のエツチングストッパ膜5を約15nm、蒸着法又はス
パッタリング法で被−着する。
第1図(c)において、レジスト4を除去した後、再び
レジストを塗布しパターニングしてベース電極加工を行
う。加工はRIIEによって行う。
1?IBの条件は、Atにたいしては、ガスはAr、印
加電力は65W、圧力は3.3r’aであり、又Nbに
対しては、ガスはCF4+5χ0□、印加電力は50I
li、圧力は6.6Paである。
第1図(d)において、5in2またはSiOの絶縁膜
7をCVD法またはスパンクリング法で約400nm厚
さ被覆し、次いでフォトレジストパターニングとR[l
Eにより幅20μmの接合穴8の開口を形成する。
1?IEの条件はガスはCHF3 +15χ0□、印加
電力は100獣圧力は3.3Pa 、 20nm/mi
nのエツチング速度である。
第1図(e)において、レジスト、を除去後、Nbベー
ス電極2の接合部表面に生じているNbの低級酸化物N
bQ 、NbO□を除去するクリーニングをAr”イオ
ンエツチングにより行う。次いでAIを約3nm厚さに
被着後、酸素ガスを導入し熱酸化して表面をAl0Xに
変化させトンネルバリア9を形成する。
次いで、Nbを400〜500nm被着し、パターニン
グしてカウンター電極10を形成する。
以上の工程により形成したジョセフソン集積回路は、第
1図(d)において示すように、絶縁膜7をl?IE法
による異方性ドライエツチングで接合穴8の開口すると
き、ベース電極2の上の絶縁膜たる陽極酸化膜(Nbz
Os)  3上にAIのエツチングストッパ膜5を有し
ており、このAl膜は厚さも15nmあり、CIIF:
+ +15χ0□ガスではエツチングされず、エツチン
グストッパ膜の役目を充分果たしている。
〔発明の効果〕
電極形成法において、ベース電極の被膜形成後接合部以
外の領域を陽極酸化し、続いてエツチングストッパ膜を
付けることにより絶縁膜被膜に行う接合穴開口を接合部
大きさより大きく出来、接合部クリーニング時のAr+
イオンによるバックスキャツタで起こるベース電極表面
の汚染を少なく出来る。又エツチングストッパ膜が有効
に作用するため、接合穴開口は容易となる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明における電極形成工程を
説明するための断面模式図、 第2図(a)〜(e)は従来例(1)における電極形成
工程を説明するための断面模式図、 第3図(a) 、(b)は従来例(2)における電極形
成工程を説明するための断面模式図である。 図において、 1はSi基板、 2はベース電極、 3は陽極酸化膜、 4はレジスト、 5はエツチングストッパ膜、 6は接合部、 7は絶縁膜、 8は接合穴、 第2)図 λ2凪

Claims (1)

  1. 【特許請求の範囲】 Si基板(1)の上にNb系の超電導材料よりなるベー
    ス電極(2)の被膜を形成し、ベース電極(2)の表面
    の接合部(6)を形成する領域以外に陽極酸化膜(3)
    を形成する工程と、 前記陽極酸化膜(3)の上にエッチングストッパ膜(5
    )を形成し、次いでベース電極(2)のパターニングを
    行う工程と、 更にその上に絶縁膜(7)を被着し、この絶縁膜(7)
    に接合部(6)を中心にした、接合部(6)よりも大き
    い接合穴(8)を開口する工程と、 接合部(6)にトンネルバリア(9)の薄膜を形成し、
    後このトンネルバリア(9)の上部およびエッチングス
    トッパ膜(5)の露出面上と、絶縁膜(7)の一部の上
    部にカウンター電極(10)を形成する工程と を有してなることを特徴とするジョセフソン集積回路の
    製造方法。
JP61014955A 1986-01-27 1986-01-27 ジヨセフソン集積回路の製造方法 Pending JPS62172774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61014955A JPS62172774A (ja) 1986-01-27 1986-01-27 ジヨセフソン集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61014955A JPS62172774A (ja) 1986-01-27 1986-01-27 ジヨセフソン集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPS62172774A true JPS62172774A (ja) 1987-07-29

Family

ID=11875396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61014955A Pending JPS62172774A (ja) 1986-01-27 1986-01-27 ジヨセフソン集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPS62172774A (ja)

Similar Documents

Publication Publication Date Title
JPS58200586A (ja) ニオブ−絶縁体−ニオブのジヨセフソンのトンネル接合デバイスのその場製造の方法
JPS6161280B2 (ja)
US5286336A (en) Submicron Josephson junction and method for its fabrication
JPS62172774A (ja) ジヨセフソン集積回路の製造方法
JP2646440B2 (ja) ジョセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS6394692A (ja) ジヨセフソン接合素子の製造方法
JP2785647B2 (ja) 超伝導素子の製造方法
JPS6396973A (ja) ジヨセフソン接合素子の製造方法
JPH0634417B2 (ja) ジヨセフソン接合素子の製造方法
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
JPS6193629A (ja) 半導体装置の製造方法
JPH0334319A (ja) 半導体装置の製造方法
JPS61289681A (ja) 超伝導トンネル接合素子の製作方法
JPH0360184B2 (ja)
JPS6386582A (ja) ジヨセフソン接合素子の製造方法
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPH0149025B2 (ja)
JPS61229377A (ja) ジヨセフソン集積回路の製造方法
JPH0376792B2 (ja)
JPH01152775A (ja) ジョセフソン接合素子のパターン形成方法
JPS63226081A (ja) ジヨセフソン集積回路の製造方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPS60208875A (ja) ジヨセフソン接合素子の製造方法
JPS60208874A (ja) ジヨセフソン接合素子の製造方法