JPS62172457A - Bus connecting device - Google Patents

Bus connecting device

Info

Publication number
JPS62172457A
JPS62172457A JP1332386A JP1332386A JPS62172457A JP S62172457 A JPS62172457 A JP S62172457A JP 1332386 A JP1332386 A JP 1332386A JP 1332386 A JP1332386 A JP 1332386A JP S62172457 A JPS62172457 A JP S62172457A
Authority
JP
Japan
Prior art keywords
bus
expansion
input
control circuit
fundamental
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1332386A
Other languages
Japanese (ja)
Inventor
Tatsuo Noguchi
野口 辰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1332386A priority Critical patent/JPS62172457A/en
Publication of JPS62172457A publication Critical patent/JPS62172457A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Abstract

PURPOSE:To prevent the transfer capacity of fundamental bus from being lowered by providing an expansion bus control means capable of changing the range of a channel number in an input/output control device under the control of an expansion bus by changing a mask value. CONSTITUTION:A fundamental bus control circuit 101 performs an interface control between a fundamental bus 107. An instruction from a central processor in a data processing system connected to the fundamental bus 107 is inputted to the fundamental bus control circuit 101 through the fundamental bus 107. In the channel number of the instruction, only the effective bit part represented by the content of a mask register 105 is compared with the content of a central value register 104, and as a compared result, when they are coincident a process control circuit 102 controls the fundamental bus control circuit 101, and returns a response to the central processor, and also, receives the instruction. The process control circuit 102 controls an expansion bus control circuit 103, and transmits the instruction to an expansion by 108. In this way, the lowering of the transfer capacity in the fundamental bus due to the connection of an expansion bus can be prevented.

Description

【発明の詳細な説明】 (産業上の利用分野ン 本発明はデータ処理システムのバス接続装置に関し、特
に中央処理装置、記憶装置、および入出力制御装置がひ
とつの共通入出力バスに接続されたデータ処理システム
において使用され、共通入出力バスを論理的に拡張する
機能?有したバス接VC装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to a bus connection device for a data processing system, and particularly to a bus connection device for a data processing system, in which a central processing unit, a storage device, and an input/output control device are connected to one common input/output bus. The present invention relates to a bus-connected VC device used in a data processing system and having a function of logically extending a common input/output bus.

(従来の技術) 従来、この種のバス接続装置においては、中央処理装置
から入出力制御装置に対する命令のチャネル番号は判別
されていないため、中央処理装置から拡張バス上の入出
力制御装置に対する命令は、斯かる入出力制御装置にバ
ス接、洸装置會介して伝達され、入出力制御装置からの
5答が、再び、バス接続装置を介して中央処理装置に伝
達されて完了する。そのため、中央処理装置の接続され
ている基本バスのバス使用時間が長くなり、基本バスの
転送能力を低下させてしまっていた。
(Prior Art) Conventionally, in this type of bus connection device, the channel number of the command from the central processing unit to the input/output control device is not determined. is transmitted to the input/output control device via the bus connection and the computer system, and the 5 answers from the input/output control device are again transmitted to the central processing unit via the bus connection device to complete. As a result, the bus usage time of the basic bus to which the central processing unit is connected becomes long, reducing the transfer capacity of the basic bus.

いっぽう、上記転送能力の低下を解消するため、バス接
続装置へ拡張バス上の入出力制御装置のチャネル番号の
代表値を格納するレジスタを用意し、中央処理装置から
送出された命令のうち、チャネル番号の一部と上記代表
値とを比較し、一致したときに限って中央処理装置にバ
ス接続装置自身め;応答し、それと同時に拡張バスへ命
令を伝達する1式も考えられる。この場合、バス接続装
置により、いったん命令が引取られるために基本バスの
バス使用時間が短縮されるので、基本バスの転送能力の
低下を防ぐことができる。
On the other hand, in order to eliminate the above-mentioned reduction in transfer capacity, a register is prepared in the bus connection device to store the representative value of the channel number of the input/output control device on the expansion bus. It is also possible to consider a system in which a part of the number is compared with the above-mentioned representative value, and only when they match, a response is sent to the central processing unit from the bus connection device itself, and at the same time a command is transmitted to the expansion bus. In this case, since the bus connection device once takes over the command, the bus use time of the basic bus is shortened, so that it is possible to prevent a reduction in the transfer capacity of the basic bus.

(発明が解決しようとする問題点) 上述した従来のバス接続装置では、上記代表値は入出力
制御装置のチャネル番号の上位にある。従って、仮にチ
ャネル番号が8ビツトで構成されているものとすると、
チャネル番号の範囲は00(H)〜F’FI#■)まで
となる。代表値のビット幅を4ピツトと仮定し、代表値
を5(6)とすると、バス接続装置下の拡張バスに接続
される入出力制御装置は5004〜5Fθ0のチャネル
番号をもつことになる。しかし、この場合には代表値の
ビット長により拡張バスに接続される入出力制御装置の
数が制限されてしまうため、データ処理システムのシス
テム構成に制限’に710えてしまうと云う欠点がある
(Problems to be Solved by the Invention) In the conventional bus connection device described above, the representative value is located above the channel number of the input/output control device. Therefore, assuming that the channel number consists of 8 bits,
The range of channel numbers is from 00(H) to F'FI#■). Assuming that the bit width of the representative value is 4 pits and the representative value is 5 (6), the input/output control devices connected to the expansion bus under the bus connection device will have channel numbers from 5004 to 5Fθ0. However, in this case, since the number of input/output control devices connected to the expansion bus is limited by the bit length of the representative value, there is a drawback in that the system configuration of the data processing system is subject to limitations.

本発明の目的は、拡張バス上の入出力制御装置のチャネ
ル番号の代表値を格納するとともに、上記格納された1
直に任意にマスクするためのマスク値を格納し、中央処
理装置から入出力制御装置への命令のチャネル番号と上
記代表値と全上記マスク直により示される有効ビットの
指示に従って比較し、バス接続装置下の拡張バスに接続
されている入出力制御装置に河丁8命令のみをいったん
受付け、拡張バスに伝達し、上記マスク値を変更するこ
とにより上記欠点を除去し、拡張バス下の入出力制御装
置のチャネル番号の範囲を変更することができるように
構成したバス接続装置を提供することにある。
An object of the present invention is to store the representative value of the channel number of the input/output control device on the expansion bus, and to
Directly store the mask value for arbitrary masking, compare the channel number of the instruction from the central processing unit to the input/output control unit, the above representative value, and all the above masks according to the instructions of the valid bit indicated by the bus connection. The input/output control device connected to the expansion bus under the device accepts only the Kawacho 8 command once, transmits it to the expansion bus, and removes the above drawback by changing the mask value, and controls the input/output under the expansion bus. An object of the present invention is to provide a bus connection device configured so that the range of channel numbers of a control device can be changed.

(問題点を解決するための手段) 本発明によるバス接続装置はデータ処理システムの基本
バスと、上記基本バスを論理的に延長して形成した拡張
バスとに接続されたバス接続装置であって、代表値レジ
スタと、マスクレジスタと、比較回路と、拡張バス制御
手段とを具備して構成したものである。
(Means for Solving the Problems) A bus connection device according to the present invention is a bus connection device connected to a basic bus of a data processing system and an expansion bus formed by logically extending the basic bus. , a representative value register, a mask register, a comparison circuit, and an expansion bus control means.

代表値レジスタは、拡張バス上の入出力制御装置におけ
るチャネル番号の代表値を格納するためのものである。
The representative value register is for storing the representative value of the channel number in the input/output control device on the expansion bus.

マスクレジスタは、代表値レジスタの内容全マスクする
ためのマスク値を格納するためのものである。
The mask register is used to store a mask value for masking the entire contents of the representative value register.

比較回路は代表値と、基本バス上の中央処理装置から送
られてくる入出力制御装置への命令のチャネル番号と金
、マスク値を使用して比較するためのものである。
The comparison circuit is for comparing the representative value using the channel number, value, and mask value of the command sent from the central processing unit on the basic bus to the input/output control unit.

拡張バス制御手段は、バス接続装置により接続された拡
張バス上の入出力制御装置に対する命令のみを受付け、
拡張バス上に伝達するとともに、マスク値を変更するこ
とにより拡張バス下の入出力制御装置のチャネル番号の
範囲を変更することができるものである。
The expansion bus control means accepts only instructions for the input/output control device on the expansion bus connected by the bus connection device,
By transmitting the information on the expansion bus and changing the mask value, it is possible to change the range of channel numbers of the input/output control device under the expansion bus.

(実 施 例) 次に、本発明について図面を参照して説明する。(Example) Next, the present invention will be explained with reference to the drawings.

第1図は、本発明によるバス接続装置の一実施例上水す
ブロック図である。第1図において、101は基本バス
制御回路、102は処理制御回路、103は拡張バス制
御回路、104に代表値レジスタ、105はマスクレジ
スタ、106は比較回路、107は基本バス、108は
拡張バスである。
FIG. 1 is a block diagram of an embodiment of a bus connection device according to the present invention. In FIG. 1, 101 is a basic bus control circuit, 102 is a processing control circuit, 103 is an expansion bus control circuit, 104 is a representative value register, 105 is a mask register, 106 is a comparison circuit, 107 is a basic bus, and 108 is an expansion bus. It is.

第1図において、基本バス制御回路101は基本バス1
07とのインターフェース制御上行う。
In FIG. 1, a basic bus control circuit 101 is a basic bus 1
This is done for interface control with 07.

基本バス107に接続されているデータ処理システムの
中央処理装置からの命令は、基本バス107を介して基
本バス制御回路101に入力される。
Commands from a central processing unit of a data processing system connected to basic bus 107 are input to basic bus control circuit 101 via basic bus 107 .

命令のチャネル番号は比較回路106によりマスクレジ
スタ!05の内容によって示される有効ビットの部分の
み、代表値レジスタ104の内容と比較される。比較の
結果、両者が一致したならば処理制御回路102は基本
バス制御回路101を制御し、中央処理装置に河して応
答を返すとともに命令を引取る。処理制御回路102は
拡張バス制御回路103 g制御し、拡張バス108に
対して上記命令を伝達する。
The channel number of the instruction is stored in the mask register by the comparator circuit 106! Only the valid bit portion indicated by the contents of 05 is compared with the contents of the representative value register 104. As a result of the comparison, if the two match, the processing control circuit 102 controls the basic bus control circuit 101, sends a response to the central processing unit, and takes over the command. The processing control circuit 102 controls the expansion bus control circuit 103g and transmits the above instructions to the expansion bus 108.

第2図は、本発明によるバス接続装置を用いたデータ処
理システムの一実施例を示すブロック図である。第2図
において、201は基本バス、202は中央処理装置、
203は記憶fCt1. 2041205はそれぞれバ
ス接続装置、206 、211 、212.221〜2
28はそれぞれ入出力制御装置、210゜220はそれ
ぞれ拡張バスである。
FIG. 2 is a block diagram showing an embodiment of a data processing system using a bus connection device according to the present invention. In FIG. 2, 201 is a basic bus, 202 is a central processing unit,
203 is a memory fCt1. 2041205 are bus connection devices, 206, 211, 212.221 to 2, respectively.
28 are input/output control devices, and 210 and 220 are expansion buses.

第2図において、中央処理装置202は記憶装R2O3
、バス接続gi装置204 、205、ならびに入出力
制御装fIL206に対してそれぞれ基本バス201を
介して接続されている。バス接Ffc装置204は基本
バス201と拡張バス210とを接続しており、拡張バ
ス210には他に入出力側#装置211および212が
接続されている。
In FIG. 2, the central processing unit 202 is a storage device R2O3.
, bus-connected gi devices 204 and 205, and input/output control device fIL 206 via a basic bus 201, respectively. The bus-connecting FFC device 204 connects the basic bus 201 and the expansion bus 210, and the expansion bus 210 is connected to other input/output side #devices 211 and 212.

バス接続装置205は基本バス201と拡張バス220
とを接続しており、拡張バス220には他に入出力制御
装置221〜228が接続されている。
The bus connection device 205 includes a basic bus 201 and an expansion bus 220.
The expansion bus 220 is connected to other input/output control devices 221 to 228.

第2図に示すデータ処理システムにおいて、入出力制御
装置のチャネル番号を8ビツトとする。このとき、チャ
ネル番号の範囲はoo(H)〜FF64)となる。バス
接続装置204の代表値レジスタ104には10(ロ)
が設定されており、マスクレジスタ105にはFO■が
設定されている。このとき、拡張バス210に接続され
ている入出力制御fi:置211 、212のチャネル
番号範囲は100)〜13−となる。また、バス接続装
置205の代表値レジスタ104には20(ロ)が設定
されており、マスクレジスタ105にdF8−が設定さ
れている。このとき、拡張バス220に接続されている
入出力制御装置221〜22Bのチャネル番号範囲に2
0(ロ)〜28(ト)となる。
In the data processing system shown in FIG. 2, the channel number of the input/output control device is assumed to be 8 bits. At this time, the range of channel numbers is oo(H) to FF64). The representative value register 104 of the bus connection device 204 has a value of 10 (b).
is set, and FO■ is set in the mask register 105. At this time, the channel number range of the input/output control devices 211 and 212 connected to the expansion bus 210 is 100) to 13-. Further, the representative value register 104 of the bus connection device 205 is set to 20 (b), and the mask register 105 is set to dF8-. At this time, 2 in the channel number range of the input/output control devices 221 to 22B connected to the expansion bus 220.
0 (b) to 28 (g).

このように拡張バスの構成に従ってマスクレジスタ10
5の内容を変更することによシ、拡張バス上の入出力制
御装置のチャネル番号範囲を変更することができ、シス
テムを構成する際には代表値のビット長を固定した場合
に比べ、システム構成に多様性をもたせることができる
In this way, according to the configuration of the expansion bus, the mask register 10
By changing the contents of 5, it is possible to change the channel number range of the input/output control device on the expansion bus. The configuration can be varied.

(発明の効果) 以上説明したように本発明は、バス接続装置に拡張バス
の入出力制御装置のチャネル番号の代表値を格納すると
ともに、代表値の有効ビットを示すマスク値を格納して
おき、代表値と中央処理装置からの入出力側(Ill装
置への命令のチャネル番号とを上記マスク値の水す有効
ビットの部分のみを比較し、中央処理装置からの命令が
上記バス接続装置下の拡張バスに接続されている入出力
制御装置に対する場合に限って、その命令を受取り、拡
張バスに伝達し、上記マスク値を変吏して拡張バスでの
チャネル番号範囲を変更することにより、拡張バス會接
続したことによる基本バスの転送能力の低下を防止し、
システム構成の制限ケマスクレジスタが置かれていない
場合に比べて緩和することができると云う効果がある。
(Effects of the Invention) As explained above, the present invention stores the representative value of the channel number of the input/output control device of the expansion bus in the bus connection device, and also stores the mask value indicating the valid bit of the representative value. , the representative value is compared with the channel number of the instruction from the central processing unit to the input/output side (Ill device), and only the valid bit part of the above mask value is compared, and the command from the central processing unit is output to the above bus connection device. receiving the instruction, transmitting it to the expansion bus, and changing the channel number range on the expansion bus by changing the mask value, only for the input/output control device connected to the expansion bus of Prevents a decline in the transfer capacity of the basic bus due to connection to an expansion bus,
This has the effect that the system configuration limitations can be relaxed compared to the case where no chemask register is provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明によるバス接続itの一実施例を示す
ブロック図である。 第2図は、本発明によるバス接続装置を使用したデータ
処理システムの一構成実施例全示すブロック図である。 101・・・基本バス制御回路 102・・・処理制御回路 103・・・拡張バス制御回路 104・・・代表値レジスタ 105・・・マスクレジスタ 106・・・比較回路 107 、201・・・基本バス 108 、210 、22tl・・・拡張バス202・
・・中央処理装は 203・・・記憶装置 204、205・・・バスg:、続装置206.211
.212,221〜228・・・入出力制御装置第1図 L16 A′2[4 づ01
FIG. 1 is a block diagram showing one embodiment of a bus connection IT according to the present invention. FIG. 2 is a block diagram showing an embodiment of a data processing system using a bus connection device according to the present invention. 101... Basic bus control circuit 102... Processing control circuit 103... Expansion bus control circuit 104... Representative value register 105... Mask register 106... Comparison circuit 107, 201... Basic bus 108, 210, 22tl...Expansion bus 202.
...Central processing unit is 203...Storage devices 204, 205...Bus g:, connection device 206.211
.. 212, 221-228... Input/output control device Figure 1 L16 A'2[4 zu01

Claims (1)

【特許請求の範囲】[Claims] データ処理システムの基本バスと、前記基本バスを論理
的に延長して形成した拡張バスとに接続されたバス接続
装置であって、前記拡張バス上の入出力制御装置におけ
るチャネル番号の代表値を格納するための代表値レジス
タと、前記代表値レジスタの内容をマスクするためのマ
スク値を格納するためのマスクレジスタと、前記代表値
と前記基本バス上の中央処理装置から送られてくる入出
力制御装置への命令のチャネル番号とを前記マスク値を
使用して比較するための比較回路と、前記バス接続装置
により接続された前記拡張バス上の入出力制御装置に対
する命令のみを受付け、前記拡張バス上に伝達するとと
もに、前記マスク値を変更することにより前記拡張バス
下の入出力制御装置のチャネル番号の範囲を変更するこ
とができる拡張バス制御手段とを具備して構成したこと
を特徴とするバス接続装置。
A bus connection device connected to a basic bus of a data processing system and an expansion bus formed by logically extending the basic bus, the bus connection device having a representative value of a channel number in an input/output control device on the expansion bus. a representative value register for storing, a mask register for storing a mask value for masking the contents of the representative value register, and input/outputs sent from the representative value and the central processing unit on the basic bus. a comparison circuit for comparing a channel number of an instruction to a control device using the mask value; and a comparison circuit for accepting only instructions for an input/output control device on the expansion bus connected by the bus connection device; and an expansion bus control means capable of transmitting information on the bus and changing the range of channel numbers of input/output control devices under the expansion bus by changing the mask value. bus connection device.
JP1332386A 1986-01-24 1986-01-24 Bus connecting device Pending JPS62172457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1332386A JPS62172457A (en) 1986-01-24 1986-01-24 Bus connecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1332386A JPS62172457A (en) 1986-01-24 1986-01-24 Bus connecting device

Publications (1)

Publication Number Publication Date
JPS62172457A true JPS62172457A (en) 1987-07-29

Family

ID=11829947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1332386A Pending JPS62172457A (en) 1986-01-24 1986-01-24 Bus connecting device

Country Status (1)

Country Link
JP (1) JPS62172457A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973429A (en) * 1995-07-06 1997-03-18 Hitachi Ltd Computer system and inter-bus control circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973429A (en) * 1995-07-06 1997-03-18 Hitachi Ltd Computer system and inter-bus control circuit

Similar Documents

Publication Publication Date Title
JPS6375955A (en) Program mode access control system
JPS62172457A (en) Bus connecting device
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JPS61217861A (en) Data processing system
JP2699482B2 (en) Data transfer control device
JP2973227B2 (en) Exclusive control instruction execution method
JPS5839347A (en) Processor
JPH04160458A (en) Dma controller peripheral circuit
JPS61269545A (en) Computer system
JPH0736806A (en) Dma system
JPH04245346A (en) Microcomputer system
JPH0329021A (en) Printer server
JPS62121556A (en) Information processor contained in trace memory
JPS61256449A (en) Bus diagnosis system
JPS54124938A (en) Memory access control system
JPS5569828A (en) Data processor
JPS62237544A (en) Memory access controller
JPH01276241A (en) Multiple interrupting device
JPH04167160A (en) Information processor
JPH02166547A (en) Information processor
JPS62238757A (en) Printing control system
JPS63201810A (en) Time system for information processing system
JPH01183753A (en) Input/output controller
JPH0553975A (en) Bus controller
JPS6017140B2 (en) Execution order control method for microprograms in data processing equipment