JPS62164089A - キヤラクタジエネレ−タ - Google Patents
キヤラクタジエネレ−タInfo
- Publication number
- JPS62164089A JPS62164089A JP61005598A JP559886A JPS62164089A JP S62164089 A JPS62164089 A JP S62164089A JP 61005598 A JP61005598 A JP 61005598A JP 559886 A JP559886 A JP 559886A JP S62164089 A JPS62164089 A JP S62164089A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- character
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明はドツトマトリクスプリンタに与えるキャラクタ
データを発生するキャラクタジェネレータに関する。
データを発生するキャラクタジェネレータに関する。
〈従来の技術〉
９ドツト構成である印字ドツトマトリクスパターンをも
つプリンタに用いられるキャラクタジェネレータは、標
準的な８ビツト構成のＲＯＭを２チップ並列にアドレッ
シングすることにより、９ビツトの出力を得るようにし
ている。
つプリンタに用いられるキャラクタジェネレータは、標
準的な８ビツト構成のＲＯＭを２チップ並列にアドレッ
シングすることにより、９ビツトの出力を得るようにし
ている。
〈発明が解決しようとする問題点〉
従来の方式では、上述のように必ずＲＯＭを２チツプ必
要とし、しかもメモリの使用しないビットが多く発生し
、メモリの使用効率が悪く、不経済であった。
要とし、しかもメモリの使用しないビットが多く発生し
、メモリの使用効率が悪く、不経済であった。
く問題点を解決する為の手段〉
本発明によるキャラクタジェネレータは、プリンタの印
字ドツトマトリクスパターンに対応したキャラクタジェ
ネレータの所定数の行について各列のデータを第１の各
アドレスに記憶するとともに上記キャラクタデータの残
りの行のデータを上記第１のアドレスに続く第２のアド
レスに記１意するメモリと、上記メモリの第２のアドレ
スに記（，１したデータを読み出して一時的に記憶する
記憶手段と、上記メモリの第１の各アドレスに記憶した
データの読み出しに対応して上記記憶手段に記憶した上
記行のデータから列のデータを読み出すデータ読み出し
手段とを備えたことを特徴とする。
字ドツトマトリクスパターンに対応したキャラクタジェ
ネレータの所定数の行について各列のデータを第１の各
アドレスに記憶するとともに上記キャラクタデータの残
りの行のデータを上記第１のアドレスに続く第２のアド
レスに記１意するメモリと、上記メモリの第２のアドレ
スに記（，１したデータを読み出して一時的に記憶する
記憶手段と、上記メモリの第１の各アドレスに記憶した
データの読み出しに対応して上記記憶手段に記憶した上
記行のデータから列のデータを読み出すデータ読み出し
手段とを備えたことを特徴とする。
〈実施例〉
第１図は本実施例のキャラクタジェネレータの構成を示
す。プリンタ制御ブロック１は、プリントパルスＥを出
力するとともに、ＣＧＲＯＭ２のアドレスデータＡｏ、
Ａ＋、−・、Ａｍを出力する。
す。プリンタ制御ブロック１は、プリントパルスＥを出
力するとともに、ＣＧＲＯＭ２のアドレスデータＡｏ、
Ａ＋、−・、Ａｍを出力する。
このプリンタ制御ブロック１は、マイクロコンピュータ
で構成される。ＣＧＲＯＭ２は、一般に用いられる標準
的な８ビツト構成のＲＯＭである。
で構成される。ＣＧＲＯＭ２は、一般に用いられる標準
的な８ビツト構成のＲＯＭである。
このＣＧＲＯＭ２は、プリンタ（図示せず）における９
ドツト構成の印字ドツトマトリクスパターンの第１行か
ら第８行までの各列のデータを第１の各アドレスに記憶
するとともに、印字ドツトマトリクスパターンの第９行
のデータを第１のアドレスに続く第２のアドレスに記憶
する。８ビツトラツチ３は、ＣＧＲＯＭ２の第２のアド
レスから読み出したデータをプリンタ制御ブロック１か
らのランチ信号Ｇに応して一時的に記憶する。データセ
レクタ４は、プリンタ制御ブロック１の出力データＡｏ
、Ａ＋ 、Ａ２に応じてすなわちＣＧＲＯＭ２の第１の
アドレスのデータの読み出しに対応して８ビツトラツチ
３の８ビツトのデータから１ビツトずつ選択して端子０
に出力する。ゲート回路５は、ＣＧＲＯＭ２の第１のア
ドレスから読み出したデータｏｏ 、ｏｌ 、−、ｏ７
とデータセレクタ４が出力したデータ０８とを合わせて
９ビツトのデータを生成し、プリンタへこの９ビツトの
データを送る。
ドツト構成の印字ドツトマトリクスパターンの第１行か
ら第８行までの各列のデータを第１の各アドレスに記憶
するとともに、印字ドツトマトリクスパターンの第９行
のデータを第１のアドレスに続く第２のアドレスに記憶
する。８ビツトラツチ３は、ＣＧＲＯＭ２の第２のアド
レスから読み出したデータをプリンタ制御ブロック１か
らのランチ信号Ｇに応して一時的に記憶する。データセ
レクタ４は、プリンタ制御ブロック１の出力データＡｏ
、Ａ＋ 、Ａ２に応じてすなわちＣＧＲＯＭ２の第１の
アドレスのデータの読み出しに対応して８ビツトラツチ
３の８ビツトのデータから１ビツトずつ選択して端子０
に出力する。ゲート回路５は、ＣＧＲＯＭ２の第１のア
ドレスから読み出したデータｏｏ 、ｏｌ 、−、ｏ７
とデータセレクタ４が出力したデータ０８とを合わせて
９ビツトのデータを生成し、プリンタへこの９ビツトの
データを送る。
第２図はプリンタにおける９ドツト構成の印字ドツトマ
トリクスパターンを示す。プリンタは列方向のドツト１
〜ドツト９の９ビツト分のニードルを同時に印字し、Ｔ
１〜Ｔ８またはＴ８〜ＴＩの行方向に順次にヘッドを移
動させながら印字を行なう。このプリンタの印字フォン
トに対するキャラクタデータは、ド・ノドを印字するデ
ータと印字しないデータに１″または０″のいずれかを
割り当てる。第３図は印字するドツトを“１”。
トリクスパターンを示す。プリンタは列方向のドツト１
〜ドツト９の９ビツト分のニードルを同時に印字し、Ｔ
１〜Ｔ８またはＴ８〜ＴＩの行方向に順次にヘッドを移
動させながら印字を行なう。このプリンタの印字フォン
トに対するキャラクタデータは、ド・ノドを印字するデ
ータと印字しないデータに１″または０″のいずれかを
割り当てる。第３図は印字するドツトを“１”。
印字しないドツトを“０”として第２図の印字フォント
をデータ化した例を示す。
をデータ化した例を示す。
第４図は上述の印字フォントの２値化データを記憶した
ＣＧＲＯＭ２の内容を示す。ＣＧＲＯＭ２のアドレス９
ＸＮから９ＸＮ＋７までの各アドレスには、ドツト１か
らドツト８までの各行についてＴ１からＴ８までの各列
の８ビツトデータが格納され、アドレス９ＸＮ＋８には
、ドツト９の行の８ビツトデータが格納される。
ＣＧＲＯＭ２の内容を示す。ＣＧＲＯＭ２のアドレス９
ＸＮから９ＸＮ＋７までの各アドレスには、ドツト１か
らドツト８までの各行についてＴ１からＴ８までの各列
の８ビツトデータが格納され、アドレス９ＸＮ＋８には
、ドツト９の行の８ビツトデータが格納される。
以下、このキャラクタジェネレータの動作すなわちＣＧ
ＲＯＭ２をアドレッシングしてキャラクタデータを出力
する手順を第５図のフローチ中−トと第６図のタイミン
グチャートにもとづいて説明する。なお、プリンタによ
り第２図に示す文字フォントを印字するものとし、この
文字フォントのコードをＮとする。
ＲＯＭ２をアドレッシングしてキャラクタデータを出力
する手順を第５図のフローチ中−トと第６図のタイミン
グチャートにもとづいて説明する。なお、プリンタによ
り第２図に示す文字フォントを印字するものとし、この
文字フォントのコードをＮとする。
まず、プリンタ制御ブロック１は、ドツト１〜ドツト８
の８行についてＴ１〜Ｔ８の８列からなるパターンデー
タが格納されたエリアの先頭アドレスすなわちＴ１列の
パターンデータが格納されたアドレスＴＰＡを演算する
（ステップ＃１）。
の８行についてＴ１〜Ｔ８の８列からなるパターンデー
タが格納されたエリアの先頭アドレスすなわちＴ１列の
パターンデータが格納されたアドレスＴＰＡを演算する
（ステップ＃１）。
この場合、アドレスＴＰＡは９ＸＮとなる。さらに、ド
ツト９の１行についてパターンデータが格納されたアド
レスＤ９Ａを演算する（ステップ＃２）。この場合、ア
ドレスＤ９Ａは９ＸＮ＋８となる。続いて、フォントナ
ンバーＦＮを初期化してＯにする（ステップ＃３）。
ツト９の１行についてパターンデータが格納されたアド
レスＤ９Ａを演算する（ステップ＃２）。この場合、ア
ドレスＤ９Ａは９ＸＮ＋８となる。続いて、フォントナ
ンバーＦＮを初期化してＯにする（ステップ＃３）。
次に、プリンタ制御ブロックｌは、タイミングａ （第
６図）でアドレスラインにアドレスＤ９Ａすなわち９Ｘ
Ｎ＋８を出力する（ステップ＃４）。
６図）でアドレスラインにアドレスＤ９Ａすなわち９Ｘ
Ｎ＋８を出力する（ステップ＃４）。
ここで、ＣＣ；ＲＯＭ２からアドレス９ＸＮ＋８のデー
タが読み出され、タイミングｂでプリンタ制御ブロック
１から出力されるランチ信号Ｇによりこのデータが８ビ
ツトラツチ３にラッチされる（ステップ＃５）。
タが読み出され、タイミングｂでプリンタ制御ブロック
１から出力されるランチ信号Ｇによりこのデータが８ビ
ツトラツチ３にラッチされる（ステップ＃５）。
次に、プリンタ制御ブロック１は、タイミングＣでアド
レスラインにＴ Ｐ Ａ ＋ Ｆ Ｎすなわち９×Ｎを
出力する（ステップ＃６）。ここで、ＣＧＲＯＭ２から
アドレス９ＸＮのデータが読み出され、この８ピントの
データとデータセレクタ４により選択された１ビツトの
データとを合わせた９ビツトのデータが、タイミングｄ
で出力されるプリントゲート信号已に応じてゲート回路
５からプリンタへ送られる（ステップ＃７）。
レスラインにＴ Ｐ Ａ ＋ Ｆ Ｎすなわち９×Ｎを
出力する（ステップ＃６）。ここで、ＣＧＲＯＭ２から
アドレス９ＸＮのデータが読み出され、この８ピントの
データとデータセレクタ４により選択された１ビツトの
データとを合わせた９ビツトのデータが、タイミングｄ
で出力されるプリントゲート信号已に応じてゲート回路
５からプリンタへ送られる（ステップ＃７）。
次に、フォントナンバーＦＮを１だけ加算しくステップ
＃８）、再びステップ＃６へ戻り、ステップ＃６ないし
ステップ＃８の処理をフォントナンバーＦＮが８になる
まで繰り返す。すなわち、ＣＧＲＯＭ２をアドレス９ｘ
Ｎから９ ＸＮ＋ １゜９ｘＮ＋ ２． −・−・とア
ドレッシングし、Ｔ１からＴ８までの各列のデータを読
み出すとともに、この各列のデータの読み出しに対応し
て、先に８ビ・７トラツチ３にラッチしたアドレス９Ｘ
Ｎ＋８のデータから１ビツトずつ読み出し、合わせて９
ビツトのデータをキャラクタデータとして出力する。
＃８）、再びステップ＃６へ戻り、ステップ＃６ないし
ステップ＃８の処理をフォントナンバーＦＮが８になる
まで繰り返す。すなわち、ＣＧＲＯＭ２をアドレス９ｘ
Ｎから９ ＸＮ＋ １゜９ｘＮ＋ ２． −・−・とア
ドレッシングし、Ｔ１からＴ８までの各列のデータを読
み出すとともに、この各列のデータの読み出しに対応し
て、先に８ビ・７トラツチ３にラッチしたアドレス９Ｘ
Ｎ＋８のデータから１ビツトずつ読み出し、合わせて９
ビツトのデータをキャラクタデータとして出力する。
なお、第６図のタイミングチャートは、先頭アドレスＴ
ＰＡがその下位４ビットＡｏ−Ａ３が全て“Ｏ”になる
アドレスの場合である。
ＰＡがその下位４ビットＡｏ−Ａ３が全て“Ｏ”になる
アドレスの場合である。
〈発明の効果〉
以上説明したように本発明においては、印字ドツトマト
リクスパターンに対応したキャラクタデータを分割して
メモリに記１．きシ、分割されたキャラクタデータをメ
モリから読み出す手順を制御することにより、例えば９
ドツト構成のプリンタにおけるＣＧＲＯＭとして標準的
な８ビツト構成のＲＯＭを１チツプ使用するだけでキャ
ラクタジェネレータを構成することができ、ＲＯＭの無
駄を無くしてコストの低減が達成できる。
リクスパターンに対応したキャラクタデータを分割して
メモリに記１．きシ、分割されたキャラクタデータをメ
モリから読み出す手順を制御することにより、例えば９
ドツト構成のプリンタにおけるＣＧＲＯＭとして標準的
な８ビツト構成のＲＯＭを１チツプ使用するだけでキャ
ラクタジェネレータを構成することができ、ＲＯＭの無
駄を無くしてコストの低減が達成できる。
第１図は本発明実施例の構成を示すブロック図、第２図
は本発明実施例の印字ドツトマトリクスパターンを示す
図、第３図は第２図の印字ドツトマトリクスパターンの
キャラクタデータを示す図、第４図は本発明実施例のＣ
ＧＲＯＭの内容を示す図、第５図は本発明実施例の処理
手順を示すフローチャート、第６図は本発明実施例の動
作タイミングチャートである。 １−プリンタ制御ブロック ２・−ＣＧＲＯＭ ３・−８ビツトランチ ４−・データセレクタ ５−ゲート回路
は本発明実施例の印字ドツトマトリクスパターンを示す
図、第３図は第２図の印字ドツトマトリクスパターンの
キャラクタデータを示す図、第４図は本発明実施例のＣ
ＧＲＯＭの内容を示す図、第５図は本発明実施例の処理
手順を示すフローチャート、第６図は本発明実施例の動
作タイミングチャートである。 １−プリンタ制御ブロック ２・−ＣＧＲＯＭ ３・−８ビツトランチ ４−・データセレクタ ５−ゲート回路
Claims (1)
- プリンタの印字ドットマトリクスパターンに対応したキ
ャラクタデータの所定数の行について各列のデータを第
１の各アドレスに記憶するとともに上記キャラクタデー
タの残りの行のデータを上記第１のアドレスに続く第２
のアドレスに記憶するメモリと、上記メモリの第２のア
ドレスに記憶したデータを読み出して一時的に記憶する
記憶手段と、上記メモリの第１の各アドレスに記憶した
データの読み出しに対応して上記記憶手段に記憶した上
記行のデータから列のデータを読み出すデータ読み出し
手段とを備えたことを特徴とするキャラクタジェネレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005598A JPS62164089A (ja) | 1986-01-14 | 1986-01-14 | キヤラクタジエネレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005598A JPS62164089A (ja) | 1986-01-14 | 1986-01-14 | キヤラクタジエネレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62164089A true JPS62164089A (ja) | 1987-07-20 |
Family
ID=11615663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005598A Pending JPS62164089A (ja) | 1986-01-14 | 1986-01-14 | キヤラクタジエネレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62164089A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112789A (en) * | 1980-12-29 | 1982-07-13 | Fujitsu Ltd | Generator for character |
-
1986
- 1986-01-14 JP JP61005598A patent/JPS62164089A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112789A (en) * | 1980-12-29 | 1982-07-13 | Fujitsu Ltd | Generator for character |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62164089A (ja) | キヤラクタジエネレ−タ | |
| US5151876A (en) | Read-only memory having data register for holding output data | |
| US5242230A (en) | Font cartridge with thermal correction information | |
| EP0298660A2 (en) | Printing apparatus operated by means of thermal energy | |
| JPS6016676B2 (ja) | ドツトプリンタにおけるキヤラクタパタ−ン情報記憶方法 | |
| JP2757986B2 (ja) | シリアルドットプリンタ装置の印字制御装置 | |
| JPS6173990A (ja) | 文字パタ−ン発生器 | |
| JPS61117972A (ja) | 印刷装置 | |
| JPH05294016A (ja) | 画像データ出力方法 | |
| JPH0525673B2 (ja) | ||
| JPH058454A (ja) | バーコードプリンタ | |
| JPS60110460A (ja) | 印刷デ−タ生成装置 | |
| JPS58113976A (ja) | 文字パタ−ン発生装置 | |
| JPS61289380A (ja) | 文書作成装置 | |
| JPS61120755A (ja) | プリンタ | |
| JP2002240261A (ja) | 印字用バッファメモリ制御装置 | |
| JPH05278254A (ja) | 多階調式プリンタのバッファ回路 | |
| JPS61202854A (ja) | プリンタ制御装置 | |
| JPH0369376A (ja) | 文字パターン発生器 | |
| JPS5949585A (ja) | 文字パタ−ン発生装置 | |
| JPS61241159A (ja) | 高品質印字用文字パタ−ンデ−タ発生装置 | |
| KR880013700A (ko) | 돗트메트릭스 프린터의 저소음 인자방법 | |
| JPS6217546B2 (ja) | ||
| JPS58138630U (ja) | ドツトプリンタ | |
| JPH0461782B2 (ja) |