JPS62163416A - パルス化回路 - Google Patents
パルス化回路Info
- Publication number
- JPS62163416A JPS62163416A JP61005855A JP585586A JPS62163416A JP S62163416 A JPS62163416 A JP S62163416A JP 61005855 A JP61005855 A JP 61005855A JP 585586 A JP585586 A JP 585586A JP S62163416 A JPS62163416 A JP S62163416A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- analog input
- input signal
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は磁気ディスク装置における再生信号の復調回路
であって、差動微分回路を利用しその平衡な微分出力に
対して電位差を与え、比較回路によりパルス化を行うこ
とにより、部品点数を少なく、かつ高速信号の処理を可
能にするものである。
であって、差動微分回路を利用しその平衡な微分出力に
対して電位差を与え、比較回路によりパルス化を行うこ
とにより、部品点数を少なく、かつ高速信号の処理を可
能にするものである。
本発明は磁気ディスク装置において、再生信号の復調の
ためのパルス化回路に関する。
ためのパルス化回路に関する。
近年、磁気ディスク装置に対しては記録容量の拡大、デ
ータ転送速度の高速化等が要求されているが、これに伴
い再生信号のパルス化回路に対しても信号処理の高速化
、高精度化が要求されている。このため、再生信号の高
速復調処理を高精度に、かつ安価に実現できるパルス化
回路の開発が要望されている。
ータ転送速度の高速化等が要求されているが、これに伴
い再生信号のパルス化回路に対しても信号処理の高速化
、高精度化が要求されている。このため、再生信号の高
速復調処理を高精度に、かつ安価に実現できるパルス化
回路の開発が要望されている。
第４図は従来のパルス化回路の構成図を示す。
図において、１は再生（アナログ入力）信号のピーク点
を検出するためのピーク検出回路で、アナログ入力信号
を微分する微分回路１１とその出力の零クロス点を検出
する比較回路１２とから構成されている。 ２はフロ
ーティングスライス回路であって、ピークホールド回路
２１と比較回路２２とから構成され、次に述べる固定ス
ライス回路と同様に所要のスライスレベル以下の振幅の
信号をパルスとして検出しない機能を持つ。また、正の
ピークの次には必ず負のピークを検出（あるいはその逆
）する様な順序回路を構成している。
を検出するためのピーク検出回路で、アナログ入力信号
を微分する微分回路１１とその出力の零クロス点を検出
する比較回路１２とから構成されている。 ２はフロ
ーティングスライス回路であって、ピークホールド回路
２１と比較回路２２とから構成され、次に述べる固定ス
ライス回路と同様に所要のスライスレベル以下の振幅の
信号をパルスとして検出しない機能を持つ。また、正の
ピークの次には必ず負のピークを検出（あるいはその逆
）する様な順序回路を構成している。
３は固定スライス回路であって、アナログ入力信号の中
で所要のスライスレベル以上の振幅を持つピークのみが
意味を持つためのゲートパルスを形成する回路である。
で所要のスライスレベル以上の振幅を持つピークのみが
意味を持つためのゲートパルスを形成する回路である。
データパルスは上記の３種類の回路出力を４の論理回路
で処理することにより得られる。
で処理することにより得られる。
従来のパルス化回路では、前述のように回路が複雑で部
品点数が多くなっている。また、フローティングスライ
ス回路２に用いられるピークホールド回路２１では、基
本的にはコンデンサの充放電を行っているため高速動作
に問題がある。
品点数が多くなっている。また、フローティングスライ
ス回路２に用いられるピークホールド回路２１では、基
本的にはコンデンサの充放電を行っているため高速動作
に問題がある。
本発明は上記従来の欠点に鑑みて創作されたもので、構
成回路の簡易化と高速動作に対応可能なパルス化回路の
提供を目的とする。
成回路の簡易化と高速動作に対応可能なパルス化回路の
提供を目的とする。
本発明のパルス化回路は第１図に示すように、アナログ
入力信号をパルス化するための回路であって、該アナロ
グ入力信号の絶対値波形を得る絶対値回路（５１）と、
前記絶対値波形にオフセットを与えて所要レベル以上の
波形を得るレベルスライス回路（５２）と、前記レベル
スライス回路（５２）の出力を微分すると共に、該微分
波形とその反転波形とを平衡出力する微分回路（５３）
とからなる差動微分回路（５）と、該差動微分回路（５
）の平衡出力波形のそれぞれに正負のバイアスを賦与す
るバイアス回路（６）と、該バイアス回路（６）の平衡
出力を比較し、当該アナログ入力信号に対応するパルス
を出力する比較回路（７）とから構成されたことを特徴
とする。
入力信号をパルス化するための回路であって、該アナロ
グ入力信号の絶対値波形を得る絶対値回路（５１）と、
前記絶対値波形にオフセットを与えて所要レベル以上の
波形を得るレベルスライス回路（５２）と、前記レベル
スライス回路（５２）の出力を微分すると共に、該微分
波形とその反転波形とを平衡出力する微分回路（５３）
とからなる差動微分回路（５）と、該差動微分回路（５
）の平衡出力波形のそれぞれに正負のバイアスを賦与す
るバイアス回路（６）と、該バイアス回路（６）の平衡
出力を比較し、当該アナログ入力信号に対応するパルス
を出力する比較回路（７）とから構成されたことを特徴
とする。
（作用〕
差動微分回路５では第２図に示すようにアナログ入力信
号波形の絶対値波形Ｂに対しでレベルスライスを行い、
このスライスレベル以上の振幅を持つ部分について微分
を行っている。
号波形の絶対値波形Ｂに対しでレベルスライスを行い、
このスライスレベル以上の振幅を持つ部分について微分
を行っている。
このように絶対値波形Ｂについて微分を行うためアナロ
グ入力信号のピーク点付近の微分波形の傾きが正のピー
ク、負のピーク共に同じとなり、直流成分遮断用コンデ
ンサＣ２，Ｃ３とバイアス回路６によって波形りのよう
にその零レベル電位に電位差を与えることにより比較回
路７でパルス化を行うことができる。
グ入力信号のピーク点付近の微分波形の傾きが正のピー
ク、負のピーク共に同じとなり、直流成分遮断用コンデ
ンサＣ２，Ｃ３とバイアス回路６によって波形りのよう
にその零レベル電位に電位差を与えることにより比較回
路７でパルス化を行うことができる。
しかも従来例で述べたピークホールド回路２１の充放電
用のコンデンサを含まないため高速化に対応可能でかつ
回路も簡単になる。
用のコンデンサを含まないため高速化に対応可能でかつ
回路も簡単になる。
以下本発明の実施例を図面によって詳述する。
なお、構成、動作の説明を理解し易くするために全図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第１図は本発明のパルス化回路の構成図、第２図は第１
図各部の波形図を示し、以下第２図を参照しながら第１
図の説明を行う。
図各部の波形図を示し、以下第２図を参照しながら第１
図の説明を行う。
５は差動微分回路であって、絶対値回路５１とレベルス
ライス回路５２と微分回路５３とから構成されている。
ライス回路５２と微分回路５３とから構成されている。
絶対値回路５１は磁気ディスク装置の再生信号すなわち
アナログ入力信号への波形（データ“１”に対して正ま
たは負側にピークを有する）を絶対値波形Ｂのように負
側波形を正側に反転形成する。次に外部から所要のスラ
イスレベル電圧をレベルスライス回路５２に印加するこ
とにより、そのスライスレベル以上の波形を抽出する。
アナログ入力信号への波形（データ“１”に対して正ま
たは負側にピークを有する）を絶対値波形Ｂのように負
側波形を正側に反転形成する。次に外部から所要のスラ
イスレベル電圧をレベルスライス回路５２に印加するこ
とにより、そのスライスレベル以上の波形を抽出する。
次に微分回路５３を用いて前記レベルスライス回路５２
の出力を微分すると共に、波形Ｃに示すように該微分波
形（実線表示）とその反転波形（破線表示）とを平衡出
力させる。しかして、該差動微分回路５の平衡出力波形
Ｃのそれぞれを直流成分遮断用コンデンサＣ２＋ Ｃ：
＋を介してバイアス回路６に入力する。
の出力を微分すると共に、波形Ｃに示すように該微分波
形（実線表示）とその反転波形（破線表示）とを平衡出
力させる。しかして、該差動微分回路５の平衡出力波形
Ｃのそれぞれを直流成分遮断用コンデンサＣ２＋ Ｃ：
＋を介してバイアス回路６に入力する。
バイアス回路６は波形りに示すように直流成分を遮断さ
れた平衡出力波形Ｃのそれぞれに電位差を与え、この波
形りを比較回路７で比較することにより、破線で示す側
の波形が実線で示す側の波形より大きくなった時のみ比
較回路７は一定レベルの信号（パルス）を出力する。
れた平衡出力波形Ｃのそれぞれに電位差を与え、この波
形りを比較回路７で比較することにより、破線で示す側
の波形が実線で示す側の波形より大きくなった時のみ比
較回路７は一定レベルの信号（パルス）を出力する。
第３図は本発明の具体例回路図を示す。図において、絶
対値回路５１はトランジスタＱ１とＱ、とから構成され
、レベルスライス回路５２はトランジスタＱ３と０４お
よびその中間に印加されるスライスレベル電圧の供給回
路から構成されている。微分回路５３はコンデンサＣ，
と抵抗Ｒ３とからなり、抵抗Ｒ８とＲ２はそれぞれ差動
微分回路の出力負荷抵抗となり、その時定数はＣ，Ｒ，
で決定される。
対値回路５１はトランジスタＱ１とＱ、とから構成され
、レベルスライス回路５２はトランジスタＱ３と０４お
よびその中間に印加されるスライスレベル電圧の供給回
路から構成されている。微分回路５３はコンデンサＣ，
と抵抗Ｒ３とからなり、抵抗Ｒ８とＲ２はそれぞれ差動
微分回路の出力負荷抵抗となり、その時定数はＣ，Ｒ，
で決定される。
νＣとνｅはそれぞれ供給電源の＋側と一例を示し、Ｉ
、−１，はそれぞれ電流源（例えばカレントミラー回路
のような定電流回路）を示す。差動微分回路５の出力は
レベルスライス回路５２の出力を微分した微分波形とそ
の反転波形との平衡波形が出力され、直流遮断用コンデ
ンサＣ２と０３を介して平衡型のバイアス回路６に入力
される。
、−１，はそれぞれ電流源（例えばカレントミラー回路
のような定電流回路）を示す。差動微分回路５の出力は
レベルスライス回路５２の出力を微分した微分波形とそ
の反転波形との平衡波形が出力され、直流遮断用コンデ
ンサＣ２と０３を介して平衡型のバイアス回路６に入力
される。
バイアス回路６は電流源Ｉ３と１４およびバイアス抵抗
Ｒ４とＲｓならびに可変抵抗Ｒｖとから構成され、直流
成分を遮断された差動微分回路５の出力平衡波形にそれ
ぞれ正側と負側のバイアス電圧を賦与し、比較回路７に
よりパルス化される。
Ｒ４とＲｓならびに可変抵抗Ｒｖとから構成され、直流
成分を遮断された差動微分回路５の出力平衡波形にそれ
ぞれ正側と負側のバイアス電圧を賦与し、比較回路７に
よりパルス化される。
この具体例回路によればパルス化回路の基本構成がトラ
ンジスタ４個と比較器１個で構成できるため、高速なア
ナログ信号の処理を高精度、かつ安価に実現できる。
ンジスタ４個と比較器１個で構成できるため、高速なア
ナログ信号の処理を高精度、かつ安価に実現できる。
以上詳細に説明したように本発明のパルス化回路によれ
ば、部品点数を大幅に削減することができ、またその構
成要素としてコンデンサの充放電を利用することがない
ので、高速信号の処理を高精度、かつ安価に実現するパ
ルス化回路を提供できる。
ば、部品点数を大幅に削減することができ、またその構
成要素としてコンデンサの充放電を利用することがない
ので、高速信号の処理を高精度、かつ安価に実現するパ
ルス化回路を提供できる。
第１図は本発明のパルス化回路の構成図、第２図は第１
回答部の波形図、 第３図は本発明の具体例回路図、 第４図は従来のパルス化回路の構成図を示す。 図において、５は差動微分回路、６はバイアス回路、７
は比較回路、５１は絶対値回路、５２はレベルスライス
回路、５３は微分回路をそれぞれ示す。 本き明＾Ｘ仔耐口路図 ＠ ３ 回 １ ヒ・−７オ倉、を口ｙを 従４−ｑｔｖｐｔｒ、ｚイどＪ３＊、ＦＢＩ’＠第４図
回答部の波形図、 第３図は本発明の具体例回路図、 第４図は従来のパルス化回路の構成図を示す。 図において、５は差動微分回路、６はバイアス回路、７
は比較回路、５１は絶対値回路、５２はレベルスライス
回路、５３は微分回路をそれぞれ示す。 本き明＾Ｘ仔耐口路図 ＠ ３ 回 １ ヒ・−７オ倉、を口ｙを 従４−ｑｔｖｐｔｒ、ｚイどＪ３＊、ＦＢＩ’＠第４図
Claims (1)
- 【特許請求の範囲】 アナログ入力信号をパルス化するための回路であって、 該アナログ入力信号の絶対値波形を得る絶対値回路（５
１）と、前記絶対値波形にオフセットを与えて所要レベ
ル以上の波形を得るレベルスライス回路（５２）と、前
記レベルスライス回路（５２）の出力を微分すると共に
、該微分波形とその反転波形とを平衡出力する微分回路
（５３）とからなる差動微分回路（５）と、該差動微分
回路（５）の平衡出力波形のそれぞれに正負のバイアス
を賦与するバイアス回路（６）と、該バイアス回路（６
）の平衡出力を比較し、当該アナログ入力信号に対応す
るパルスを出力する比較回路（７）とから構成されたこ
とを特徴とするパルス化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005855A JPH0783244B2 (ja) | 1986-01-13 | 1986-01-13 | パルス化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61005855A JPH0783244B2 (ja) | 1986-01-13 | 1986-01-13 | パルス化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163416A true JPS62163416A (ja) | 1987-07-20 |
| JPH0783244B2 JPH0783244B2 (ja) | 1995-09-06 |
Family
ID=11622593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61005855A Expired - Lifetime JPH0783244B2 (ja) | 1986-01-13 | 1986-01-13 | パルス化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783244B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428026U (ja) * | 1987-08-07 | 1989-02-17 | ||
| JPH01236729A (ja) * | 1988-03-16 | 1989-09-21 | Fujitsu Ltd | 微分回路及びその微分回路を用いた磁気記録再生回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012734A (ja) * | 1973-06-04 | 1975-02-10 | ||
| JPS5318376A (en) * | 1976-08-04 | 1978-02-20 | Fujitsu Ltd | Receiving circuit |
-
1986
- 1986-01-13 JP JP61005855A patent/JPH0783244B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5012734A (ja) * | 1973-06-04 | 1975-02-10 | ||
| JPS5318376A (en) * | 1976-08-04 | 1978-02-20 | Fujitsu Ltd | Receiving circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428026U (ja) * | 1987-08-07 | 1989-02-17 | ||
| JPH01236729A (ja) * | 1988-03-16 | 1989-09-21 | Fujitsu Ltd | 微分回路及びその微分回路を用いた磁気記録再生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783244B2 (ja) | 1995-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4082998A (en) | Dual slope integration circuit | |
| US4246497A (en) | Phase measuring circuit | |
| US3955102A (en) | Zero crossing detecting circuit | |
| US3943506A (en) | Multiple ramp digitisers | |
| US4634965A (en) | Charge balancing detection circuit | |
| JPS62163416A (ja) | パルス化回路 | |
| US4130844A (en) | Method and means for tracking magnetic tracks | |
| JPH04337565A (ja) | ピーク検出回路 | |
| JPS58172995A (ja) | 負荷電流検出回路 | |
| JPS55108969A (en) | Servo signal detection system | |
| JPH0644704B2 (ja) | ヒステリシス付差動コンパレ−タ回路 | |
| US4266147A (en) | Circuit arrangement for forming a speed-proportional output voltage from a speed-proportional pulse sequence | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| JPH0156385B2 (ja) | ||
| JPS59193617A (ja) | デジタル信号受信回路 | |
| KR910007431B1 (ko) | 서어보 피드백에 의한 무편차 위치제어회로 | |
| SU1282207A1 (ru) | Устройство дл автотрекинга видеомагнитофона | |
| JPS6215958B2 (ja) | ||
| JPH05101407A (ja) | 光情報記録媒体のトラツク横断検出信号形成回路 | |
| JPS63209006A (ja) | 信号処理回路 | |
| JPH0256854B2 (ja) | ||
| JPH0486569A (ja) | ピークホールド回路 | |
| JPS62204613A (ja) | 平衡信号パルス化回路 | |
| JPH112548A (ja) | 変位量検出装置 | |
| JPS6254171A (ja) | ピ−ク検出回路 |