JPS62162368A - Fabrication of semiconductor device - Google Patents

Fabrication of semiconductor device

Info

Publication number
JPS62162368A
JPS62162368A JP60248640A JP24864085A JPS62162368A JP S62162368 A JPS62162368 A JP S62162368A JP 60248640 A JP60248640 A JP 60248640A JP 24864085 A JP24864085 A JP 24864085A JP S62162368 A JPS62162368 A JP S62162368A
Authority
JP
Japan
Prior art keywords
semiconductor
pinholes
electrode
photoelectric conversion
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60248640A
Other languages
Japanese (ja)
Other versions
JPH0620148B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Kunio Suzuki
邦夫 鈴木
Mikio Kanehana
金花 美樹雄
Takeshi Fukada
武 深田
Masayoshi Abe
阿部 雅芳
Ippei Kobayashi
一平 小林
Katsuhiko Shibata
克彦 柴田
Masato Usuda
真人 薄田
Susumu Nagayama
永山 進
Kaoru Koyanagi
小柳 かおる
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60248640A priority Critical patent/JPH0620148B2/en
Priority to DE3689679T priority patent/DE3689679T2/en
Priority to US06/899,160 priority patent/US4937651A/en
Priority to AU61781/86A priority patent/AU594359B2/en
Priority to EP86306556A priority patent/EP0213910B1/en
Priority to AU62912/86A priority patent/AU583423B2/en
Priority to KR1019860009322A priority patent/KR900006772B1/en
Priority to US06/927,501 priority patent/US4725558A/en
Priority to CN86106409.7A priority patent/CN1003481B/en
Priority to CN87102718A priority patent/CN87102718B/en
Publication of JPS62162368A publication Critical patent/JPS62162368A/en
Priority to US07/082,115 priority patent/US4812415A/en
Priority to US07/092,943 priority patent/US4786607A/en
Priority to US07/464,567 priority patent/US5089426A/en
Publication of JPH0620148B2 publication Critical patent/JPH0620148B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PURPOSE:To contrive the improvement of a withstand voltage by filling an organic insulator in cavities or pinholes of an non-single crystal semiconductor comprising a PIN junction and applying a reverse bias to cure the positions where short or leakage is easy to occur. CONSTITUTION:A transparent electrode 2 of ITO+SnO2 is arranged on a glass plate 1 and is cut 13 by laser processing so as to form a non-single crystal semiconductor layer 3 of P-type Si0.8C0.2 (thickness 50-150Angstrom ) - I-type amorphous Si (0.4-0.9mum) - N-type fine crystal (200-500Angstrom ), for example. When the layer 3 is formed, cavities 6 and pinholes 6' are produced due to deposition, detachment etc. of slices. Then, a positive photoresist is spread to fill 7, 7' said cavities and pinholes, followed by exposure and development. After removing unnecessary resist wholly, fixation is done by sintering. The layers 3 and 2 are cut 18 by a laser and an electrode 4, for example, of ITO+Al is evaporated and those are isolated 20. Subsequently, when the substrate is heated up to about 150 deg.C and is applied a reverse bias voltage in a predetermined circuit 30, leakage points are cured one by one and a reverse withstand voltage as that of a photoelectric conversion device increases.

Description

【発明の詳細な説明】 この発明は、半導体装置、例えば光起電力を発生させる
アモルファス半導体を含む非単結晶半導体を用いた光電
変換装置において、非単結晶半導体の形成の際、この半
導体内に不本意に形成されてしまう空孔またはピンホー
ルに対し有機に@ It物を充填し、表面電極と表面電
極とがかかる空孔またはピンホール(以下ピンホールと
もいう)により互いにショートまたは弱リーク状態にな
ることを阻止するに加えて、この一対の電極間にバイヤ
ス電圧を印加することによりこの非単結晶半導体の破壊
しやすい弱耐圧部分を治癒(cure)L、このことよ
り半導体装置としての特性の改善、例えば「光電変換効
率の向上」を図る半導体装置の作製方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a semiconductor device, for example, a photoelectric conversion device using a non-single crystal semiconductor including an amorphous semiconductor that generates a photovoltaic force, when forming the non-single crystal semiconductor. The voids or pinholes that are involuntarily formed are organically filled with @It materials, and the surface electrodes are short-circuited or weakly leaked to each other due to the voids or pinholes (hereinafter also referred to as pinholes). In addition, by applying a bias voltage between the pair of electrodes, the weak breakdown voltage portion of the non-single crystal semiconductor that is easy to break can be cured, which improves the characteristics of the semiconductor device. The present invention relates to a method for manufacturing a semiconductor device that aims to improve, for example, "improve photoelectric conversion efficiency."

この発明はかかる空孔またはピンホールに有機絶縁物を
充填し、さらにPIN接合等を有する非単結晶半導体に
対し逆バイヤスを加えることによりシせ−トまたはリー
クしやすい箇所を治癒し、半導体装置特に光電変換装置
としての「逆耐圧を向上」せしめたものである。
This invention cures sheet or leak-prone areas by filling such voids or pinholes with an organic insulator and applying a reverse bias to a non-single crystal semiconductor having a PIN junction, etc. In particular, it has "improved reverse breakdown voltage" as a photoelectric conversion device.

そしてこの光電変換装置の長期間の使用において、裏面
電極の材料が少しづつピンホールより半導体内部に含浸
し、上下圧いの電極間でショートしてしまうことを防ぎ
、信頼性の向上、特に光電変換装置の「変換効率低下の
防止」を図るものである。
During long-term use of this photoelectric conversion device, the material of the back electrode gradually impregnates inside the semiconductor through the pinholes, preventing short circuits between electrodes with high voltages above and below, and improving reliability, especially photoelectric conversion. This is intended to "prevent a reduction in conversion efficiency" of the conversion device.

従来、光電変換装置(以下単に装置という)即ち同一基
板上に複数の素子を配置し、それを集積化またはハイブ
リッド化した装置は、例えば特開昭55−4994.特
開昭55−124274更に本発明人の出願になる特願
昭54−90097/90098/90099 (昭和
54.7.16出願)等が知られている。
Conventionally, a photoelectric conversion device (hereinafter simply referred to as a device), that is, a device in which a plurality of elements are arranged on the same substrate and integrated or hybridized, is disclosed in, for example, Japanese Patent Laid-Open No. 55-4994. Japanese Patent Application Laid-Open No. 55-124274 and Japanese Patent Application No. 54-90097/90098/90099 filed by the present inventor (filed on July 16, 1982) are also known.

従来の発明例として、第1図にマスク合わせ方式により
作られた光電変換装置の縦断面図を示す。
As an example of a conventional invention, FIG. 1 shows a vertical cross-sectional view of a photoelectric conversion device manufactured by a mask alignment method.

図面において透光性基板(例えばガラスtffl)(1
)上に第1の電極を構成する透光性導電膜(CTFと略
記する”) (2) 、半導体層(3)さらにアルミニ
ュームよりなる第2の電極(4)とが積層して設けられ
ている。
In the drawings, a transparent substrate (e.g. glass TFFL) (1
), a transparent conductive film (abbreviated as CTF) (2) constituting the first electrode, a semiconductor layer (3), and a second electrode (4) made of aluminum are laminated. ing.

第1図の従来例ではアルミニューム(4)が半導体(3
)と反応して、この集積化された光電変換装置を150
 ’Cで加速放置すると、数十時間で劣化してしまった
。そのため屋外での実使用にはまったく不適当な電極で
しかなかった。
In the conventional example shown in Figure 1, the aluminum (4) is the semiconductor (3).
) to convert this integrated photoelectric conversion device into 150
When I left it accelerating at 'C, it deteriorated in several tens of hours. Therefore, the electrode was completely unsuitable for actual outdoor use.

このため、かかる熱的信頼性を向上させるため、裏面の
アルミニューム電極の下側に透光性導電膜例えばITO
(酸化インジューム・スズ)を介在せしめ、半導体上に
ITOを設け、さらにその上にアルミニュームを設ける
2層構造が知られている。
Therefore, in order to improve such thermal reliability, a transparent conductive film such as ITO is placed under the aluminum electrode on the back surface.
A two-layer structure is known in which ITO (indium tin oxide) is provided on a semiconductor, and aluminum is further provided on top of the ITO.

かかる構造とすると、熱的な信頼性はITOがアルミニ
ュームが半導体と反応してしまうことを防ぐことができ
るため、格段に向上させることができる。
With such a structure, thermal reliability can be significantly improved because ITO can prevent aluminum from reacting with the semiconductor.

しかしこの透光性導電膜はこの導電膜の形成の際、まわ
りごみが強いため、半導体内に空穴やピンホール等が不
本位に形成されているとこのピンホールの内部にまで入
ってしまい、下側の第1の電極とこの上側の第2の電極
との間でショートまたはリークをおこし、実用化は不可
能であった。
However, when forming this conductive film, this light-transmitting conductive film has a strong tendency to attract foreign particles, so if voids or pinholes are formed in the semiconductor, they may get inside the pinholes. However, a short circuit or a leak occurred between the first electrode on the lower side and the second electrode on the upper side, making it impossible to put it into practical use.

このため、従来はこの非単結晶半導体の形成において、
ピンホールまたは空穴が存在しにくい小面積の光電変換
装置、例えば1cmX4cm等の民生電卓用光電変換装
置においてのみ実用化が可能であり、10cm X 1
0cmまたはそれ以上の大面積の光電変換装置では必ず
この空穴、ピンホールが活性半導体領域に存在するため
、かかる裏面電極の一部または全部の電極として透明導
電膜を半導体上に形成する構造を用いることは不可能で
あった。
For this reason, conventionally in the formation of this non-single crystal semiconductor,
It can be put to practical use only in small-area photoelectric conversion devices where pinholes or voids are unlikely to exist, for example, photoelectric conversion devices for consumer calculators such as 1 cm x 4 cm, and 10 cm x 1.
In photoelectric conversion devices with a large area of 0 cm or more, these voids or pinholes always exist in the active semiconductor region, so a structure in which a transparent conductive film is formed on the semiconductor as part or all of the back electrode is required. It was impossible to use it.

本発明はかかる問題点を工業的に解くきわめて有効な手
段を提供する。
The present invention provides extremely effective means for industrially solving these problems.

即ち、このピンホール等に対してのみ選択的に絶縁物で
充填させることにより、下側の第1の電極と半導体の上
側の第2の電極とがたとえまわりごみの強い透光性導電
膜を用いてもお互いがショートまたはリークしてしまう
ことを防止したものである。さらにこの絶縁物特に有機
絶縁物がピンホール等に充填された半導体装置に対し、
バイヤス電圧を印加する。すると有機物の充填によって
も向上しきっていない半導体装置において、局部的にリ
ーク電流が流れた箇所を「治癒」することができる。
In other words, by selectively filling only these pinholes with an insulating material, the first electrode on the lower side and the second electrode on the upper side of the semiconductor can be connected even if the transparent conductive film has strong dust. This prevents short-circuiting or leakage even when used. Furthermore, for semiconductor devices in which pinholes etc. are filled with this insulator, especially organic insulator,
Apply bias voltage. Then, in a semiconductor device that has not been completely improved even by filling with an organic substance, it is possible to "heal" a location where a leak current has locally flowed.

この治癒の理由として以下の工程が推定できる。The following steps can be presumed to be the reason for this healing.

即ち、バイヤス電圧特に逆バイヤス電圧を印加すること
により、リーク箇所のみ集中的に電流が流れ、その箇所
が異常に発熱する。この発熱により充填した有機樹脂ま
たはこの樹脂と半導体とが反応し、絶縁物化する。そし
てこの絶縁物化によりこのリーク箇所が治癒される。か
かる工程がより弱い箇所を治癒し、次に少し弱い箇所を
治癒する。この工程をバイヤス電圧を暫時増加すること
により自動的に繰り返す。かくしてすべてのリークしや
すい箇所を治癒し、この装置全体を正常の実質的にまっ
たく空孔またはピンホールのない半導体装置と同等の特
性とさせ得るものと推定される。
That is, by applying a bias voltage, particularly a reverse bias voltage, current flows intensively only at the leakage location, causing abnormal heat generation at that location. Due to this heat generation, the filled organic resin or this resin reacts with the semiconductor, and becomes an insulator. This leakage point is cured by this insulating material. Such a process heals the weaker spots and then the slightly weaker spots. This process is automatically repeated by temporarily increasing the bias voltage. It is thus presumed that all leak-prone points can be cured and the entire device can be made to have properties equivalent to a normal semiconductor device with substantially no holes or pinholes.

以下にその実施例を示す。Examples are shown below.

実施例1 第2図は本発明の製造工程を示す縦断面図である。Example 1 FIG. 2 is a longitudinal sectional view showing the manufacturing process of the present invention.

第2図(A)において、透光性基板(1)例えばガラス
板(例えば厚さ1.2mm、長さく図面では左右方向)
 10cm、 rll 10cm)を用いた。透光性有
機樹脂膜基板を用いてもよい。さらにこの上面に全面に
わたって透光性導電膜(CTFという)、例えばITO
(1500人)+SnO□(200〜400人)または
ハロゲン元素が添加された酸化スズ又は窒化スズを主成
分とする透光性導電膜(1500〜2000人)を真空
蒸着法、LPCVD法、プラズマCVD法、スプレー法
、ECR法またはスパッタ法により形成させた。
In FIG. 2 (A), a transparent substrate (1), for example, a glass plate (for example, 1.2 mm thick, the length is in the left and right direction in the drawing)
10 cm, rll 10 cm). A translucent organic resin film substrate may also be used. Furthermore, a transparent conductive film (CTF), for example, ITO, is applied to the entire upper surface.
(1500 people)+SnO□ (200-400 people) or a transparent conductive film mainly composed of tin oxide or tin nitride added with a halogen element (1500-2000 people) using vacuum evaporation, LPCVD, or plasma CVD. It was formed by a method, a spray method, an ECR method, or a sputter method.

この後マイクロコンピュータを制御してこの基板の下側
または上側よりYAGレーザ加工機(波長1.06μま
たは0.53μ)により照射しパターニング用開講(1
3)を形成させた。
After that, the microcomputer is controlled to irradiate the substrate with a YAG laser processing machine (wavelength 1.06μ or 0.53μ) from the bottom or top of the substrate for patterning (1
3) was formed.

パターニングにより形成された開講は、巾約50μ長さ
10cmとし、各素子(31)、(11)を構成する巾
は10〜20mmとした。かくして第1の電極を構成す
るCTF (2)を切断分離して開溝を形成した。この
後この上面にグロー放電法およびECRCVD法を含む
プラズマCVD法または光CVD法により、PNまたは
PIN接合を有する非単結晶半導体層を0.2〜1.0
μ代表的には0.5〜0.7μの厚さに形成させた。
The opening formed by patterning had a width of about 50 μm and a length of 10 cm, and the width of each element (31) and (11) was 10 to 20 mm. The CTF (2) constituting the first electrode was thus cut and separated to form open grooves. Thereafter, a non-single crystal semiconductor layer having a PN or PIN junction is formed on the upper surface by a plasma CVD method including a glow discharge method and an ECRCVD method or a photo CVD method.
μ is typically formed to a thickness of 0.5 to 0.7 μ.

その代表例はP型半導体(SixC+−x x=0.8
厚さ50〜150人)−1型アモルファスまたはセミア
モルファスシリコン半導体(0,4〜0.9μ)−N型
の微結晶(200〜500人)を有する半導体よりなる
1つのPXN接合を有する非単結晶半導体(3)とした
A typical example is a P-type semiconductor (SixC+-x x=0.8
Thickness 50-150) - Type 1 amorphous or semi-amorphous silicon semiconductor (0,4-0.9μ) - Non-single with one PXN junction consisting of a semiconductor with microcrystals of the N type (200-500) A crystalline semiconductor (3) was obtained.

または、P型半導体(SixC,−x)  I型アモル
ファスシリコン半導体−N型シリコン半導体−P型5i
xC+−x半導体−■型5ixGe+−x(x=0.5
)−N型シリコン半導体(300〜1000人)等のタ
ンデム型のPINP!N・・・PIN接合の半導体でも
よい。
Or P type semiconductor (SixC, -x) I type amorphous silicon semiconductor - N type silicon semiconductor - P type 5i
xC+-x semiconductor-■ type 5ixGe+-x (x=0.5
) - Tandem type PINP such as N-type silicon semiconductor (300-1000 people)! N...PIN junction semiconductor may be used.

かかる非単結晶半導体層(3)を全面に均一の膜厚で形
成させた。
Such a non-single crystal semiconductor layer (3) was formed to have a uniform thickness over the entire surface.

しかしこの半導体(3)には、被膜形成時にフレーク(
雪片)が付着し、被膜形成後離脱する等の理由により空
孔(6)、ピンホール(6“)が多数不本意に存在して
しまう。その数は100倍の顕微鏡で暗視野像を調べる
と、lO視野あたり2〜4ケもの多数を観察することが
ある。
However, this semiconductor (3) has flakes (
A large number of holes (6) and pinholes (6") are unintentionally present due to reasons such as snowflakes) adhering to the film and detaching after the film is formed.The number of holes (6") and pinholes (6") are found in the dark field image using a microscope with a magnification of 100x. As many as 2 to 4 individuals may be observed per 10 field of view.

このため、本発明方法はまずこのピンホール等(6)、
(6’)に対し絶縁物を選択的に充填した。その作業を
以下に示す。
For this reason, the method of the present invention first involves this pinhole etc. (6).
(6') was selectively filled with an insulator. The work is shown below.

第2図(A)に示した半導体(3)を形成した後、この
半導体上に感光性有機樹脂をコートした。この時、この
有機樹脂が十分ピンホール等の内部に含浸するように注
意した。この感光性有機樹脂はフォトレジスト、例えば
東京応化より販売されている0FPR−800等のポジ
型のフォトレジストを用いた。この感光性有機樹脂をこ
の半導体上の全面およびピンホール、空穴内にスピナー
、コータまたはスプレー法により0.1〜5μの厚さに
形成する。
After forming the semiconductor (3) shown in FIG. 2(A), this semiconductor was coated with a photosensitive organic resin. At this time, care was taken to ensure that the organic resin sufficiently impregnated into the pinholes and the like. As this photosensitive organic resin, a photoresist, for example, a positive type photoresist such as 0FPR-800 sold by Tokyo Ohka Co., Ltd. was used. This photosensitive organic resin is formed on the entire surface of the semiconductor and in the pinholes and voids to a thickness of 0.1 to 5 μm using a spinner, coater or spray method.

例えばスピナーを用いる場合はレジストを50Orpm
5秒、2000rpm 30秒の条件下で塗布した。さ
らにこの塗布させた有機樹脂膜にプリベーク(85℃、
40分)を行った。さらに現像工程として、このレジス
ト側より紫外光(波長300〜400nm) (17)
を照射し、この感光性有機樹脂のうちピンホール等に充
填されている有機樹脂を固定化し、更に半導体表面上の
有機樹脂を非固定化させた。この条件は0FPI?−8
00を用いる場合は紫外光は6mW/cm” 5秒間行
い、さらに所定の現像工程を経た。
For example, when using a spinner, adjust the resist to 50Orpm.
The coating was performed for 5 seconds and at 2000 rpm for 30 seconds. Furthermore, this coated organic resin film is pre-baked (85℃,
40 minutes). Furthermore, as a development process, ultraviolet light (wavelength 300 to 400 nm) (17) is applied from this resist side.
was irradiated to immobilize the organic resin filled in the pinholes, etc. of this photosensitive organic resin, and further to unimmobilize the organic resin on the semiconductor surface. Is this condition 0FPI? -8
When using 00, ultraviolet light was applied at 6 mW/cm" for 5 seconds, and a predetermined developing process was performed.

さらにこの後これら全体を公知の方法でリンス(純水で
10分間)をした。するとピンホール(6)。
Furthermore, the whole was rinsed (with pure water for 10 minutes) by a known method. Then there is a pinhole (6).

(6゛)内に固定した有機樹脂膜以外の非固定化した有
機樹脂を溶去することができる。即ち、半導体(3)上
の有機樹脂をすべて除去できる。さらに、ポストベーク
(150℃1時間)を行い、感光したピンホール内部に
充填された有機樹脂(7) 、 (7”)を化学的に安
定化させた。すると第2図(B)に示す如く、ピンホー
ル(6) 、 (6’ )の部分のみに選択的に有機樹
脂絶縁物(7)、(7’)を充填することができる。
Non-immobilized organic resin other than the organic resin film fixed within (6゛) can be dissolved away. That is, all the organic resin on the semiconductor (3) can be removed. Furthermore, post-baking (150°C for 1 hour) was performed to chemically stabilize the organic resin (7), (7'') filled inside the exposed pinhole.Then, as shown in Figure 2 (B). Thus, only the pinholes (6) and (6') can be selectively filled with the organic resin insulators (7) and (7').

そしてこの絶縁物の上面は半導体の上面と概略一致また
は少な目(ボストキュアでの体積収縮等による)に充填
することができる。
The upper surface of this insulator can be filled so as to be approximately coincident with the upper surface of the semiconductor, or to a lesser extent (due to volume contraction during post curing, etc.).

さらに次の工程として第2図(B)に示す如く、第1の
開溝(13)の左方向に第2の開溝(18)を第2のレ
ーザスクライプ工程により形成させた。このレーザスク
ライブはこの基板(1)の上方向からの照射で行った。
Furthermore, as a next step, as shown in FIG. 2(B), a second open groove (18) was formed to the left of the first open groove (13) by a second laser scribing process. This laser scribing was performed by irradiating the substrate (1) from above.

第2図において、さらにこの上面に第2図(C)に示さ
れる如(、裏面電極用の導電膜(4)を形成し、さらに
第3のレーザスクライブ法の切断分離用の開i (20
)を設けた。
In FIG. 2, a conductive film (4) for the back electrode is further formed on this upper surface as shown in FIG. 2(C), and an opening i (20
) was established.

この第2の電極を、光透過方式とする場合は、透光性導
電膜を300〜5000人、例えばITO(酸化インジ
ューム・スズ)、I’nzOz(酸化インジューム)。
When this second electrode is of a light transmission type, the light transmission conductive film is made of 300 to 5000 layers, such as ITO (indium tin oxide) or I'nzOz (indium oxide).

SnO□(酸化スズ) 、 ZnO(酸化亜鉛)等を形
成し、第2の電極とした。かかる構造においては長波長
光を裏面方向(図面では上方向)に放出させることがで
きる。
SnO□ (tin oxide), ZnO (zinc oxide), etc. were formed to form a second electrode. In such a structure, long wavelength light can be emitted toward the back surface (upward in the drawing).

また、光閉じ込め方式とする場合は、この透光性導電膜
上にさらにその上面に反射性電極を設ければよい。アル
ミニューム、クロム、銀、アルミニューム(300〜5
000人)の一層膜またはアルミニュームとニッケルと
の二重膜の金属膜とを形成させ、第2の電極(4)とし
た。
Furthermore, in the case of using an optical confinement method, a reflective electrode may be further provided on the upper surface of the transparent conductive film. Aluminum, chrome, silver, aluminum (300~5
A single-layer metal film or a double-layer metal film of aluminum and nickel was formed as a second electrode (4).

この図面では例えばITO1050人、アルミニューム
1000人の2層導電膜を第2の電極(4)とした。
In this drawing, for example, a two-layer conductive film of 1,050 layers of ITO and 1,000 layers of aluminum is used as the second electrode (4).

これらはスパッタ法、電子ビーム蒸着法またはプラズマ
CVD法を用い、半導体層を劣化させないため、300
℃以下の温度で形成させた。
These methods use sputtering, electron beam evaporation, or plasma CVD, and in order to avoid deteriorating the semiconductor layer,
It was formed at a temperature below .degree.

かくして第2図(C)に示される如く、複数の素子(3
1) 、 (11)を連結部(12)で直列接続する光
電変換装置を作ることができた。
Thus, as shown in FIG. 2(C), a plurality of elements (3
We were able to create a photoelectric conversion device in which 1) and (11) were connected in series at the connecting part (12).

さらにこの後、第3図の回路構成を用い、第2図(D)
に示される如く直列に接続させた光電変換装置に対し、
バイヤス電圧特に逆バイ゛ヤス電圧が印加されるように
した。このバイヤス電圧を印加し治癒する工程は、室温
〜半導体を熱破壊しない温度(一般的には150℃)ま
での範囲で加熱して行った。即ち、集積化された光電変
換装置(22)の各光電変換装置(31) 、 (11
)における等価回路は1つのダイオード(25)と空孔
またはピンホールによりリークまたはショート箇所を示
す抵抗(26)とにより構成している。この素子に対し
、正常の素子の有するPIN特性の逆方向耐圧よりも少
し低い電圧でツェナ電流が流れるようにツェナダイオー
ド(23)を並列に配設した。するとこのツェナ電圧以
上に1つの素子にバイヤス電圧が印加されることを防ぐ
ことができる。さらに各素子(31) 、 (11)に
並列にツェナダイオードを配設することにより、1つの
弱い箇所が治癒した後、この治癒した箇所に永久破壊を
誘発する電流が流れることを防ぐことができる。かくし
て形成されたバイヤスキュア回路装置により、直流電圧
(24)をOvより120vまで(ここでは素子を15
ケ直列に連結しているため120Vまでとした)印加し
た。
Furthermore, after this, using the circuit configuration shown in FIG. 3, the circuit shown in FIG.
For photoelectric conversion devices connected in series as shown in
A bias voltage, especially a reverse bias voltage, is applied. This process of applying a bias voltage and curing was performed by heating within a range from room temperature to a temperature that does not cause thermal breakdown of the semiconductor (generally 150° C.). That is, each photoelectric conversion device (31), (11) of the integrated photoelectric conversion device (22)
) is composed of one diode (25) and a resistor (26) indicating a leakage or short-circuit location due to a hole or pinhole. A Zener diode (23) was placed in parallel with this element so that a Zener current flows at a voltage slightly lower than the reverse breakdown voltage of the PIN characteristic of a normal element. This can prevent a bias voltage higher than this Zener voltage from being applied to one element. Furthermore, by arranging Zener diodes in parallel with each element (31) and (11), it is possible to prevent a current that would induce permanent destruction from flowing into the healed area after one weak point has healed. . With the bias skew circuit device thus formed, the DC voltage (24) can be increased from Ov to 120V (here, the element is 15V).
Since the two were connected in series, the voltage was applied up to 120V).

その結果の一例を第4図に示す。An example of the results is shown in FIG.

するとこの光電変換装置におけるバイヤス電圧V R1
1(V) とここに流れる電流I *s(m^)との関
係において、印加を始めると曲線(30)に示される軌
跡を辿る。そして(30−1)で最初の不良リークを生
ずる。しかしこのリーク電流が増加するとその電流はキ
ュア効果により再びリーク電流が減少する。
Then, the bias voltage V R1 in this photoelectric conversion device
1 (V) and the current I*s(m^) flowing here, when the application is started, the trajectory shown by the curve (30) is followed. Then, the first defective leak occurs at (30-1). However, when this leakage current increases, the leakage current decreases again due to the curing effect.

さらにバイヤス電圧を増加させると(30−2)におい
て再びリーク電流が増加する。しかしキュア効果により
再び減少する。さらにこれが(30−3)・・・(30
−m)と繰り返され、いわゆるすべてのフォトダイオー
ドが正常に動作した特性(32)となる。この後このバ
イヤス電圧を下げると、軌跡(33) 、 (30’)
をへて電流がOmAとなる。即ち帰りの軌跡はリーク電
流を初期の(30)の状態より十分小さくすることがで
きる。
When the bias voltage is further increased, the leakage current increases again at (30-2). However, it decreases again due to the cure effect. Furthermore, this is (30-3)...(30
-m) is repeated, resulting in the so-called characteristic (32) in which all the photodiodes operate normally. After this, when this bias voltage is lowered, the loci (33), (30')
The current becomes OmA. That is, the return trajectory can make the leakage current sufficiently smaller than the initial state (30).

念のため、この光電変換装置に対し再び電圧を印加する
と、曲線(30”)を経て(34)で逆耐圧となる特性
を得る。即ち、弱い破壊された箇所は治癒されており、
この治癒された箇所が再び劣化することがない。
Just to be sure, when voltage is applied again to this photoelectric conversion device, it passes through the curve (30'') and obtains the characteristic of reverse breakdown voltage at (34).In other words, the weakly damaged parts have been healed.
This healed area will never deteriorate again.

かかる光電変換装置(23)に第2図(D)に示す如(
バイヤス・キュア回路を除去した後照射光(10)を照
射する。この実施例のごとき基板(10cm X 10
cm)で集積化させた光電変換装置パネルにてAMIC
100m讐/cm”)を照射した場合、開放電圧  1
2.934V 曲線因子  0.6641 短絡電流  79.34mA 電流速度  17.290 (mA/cm2)変換効率
  9.90χ の出力を有せしめることができた。
The photoelectric conversion device (23) is equipped with a photoelectric conversion device (23) as shown in FIG.
After removing the bias cure circuit, irradiation light (10) is applied. A board like this example (10 cm x 10
cm) integrated photoelectric conversion device panel with AMIC
When irradiated with 100m/cm”), the open circuit voltage is 1
It was possible to provide an output of 2.934V, fill factor 0.6641, short circuit current 79.34mA, current speed 17.290 (mA/cm2), and conversion efficiency 9.90χ.

しかし、まったく同じ工程を用いつつも第2図(C)の
本発明の有機樹脂を充填した後、バイヤス電圧等に逆バ
イヤス電圧を印加して治癒する工程を省略すると、以下
の変換効率しか得られない。
However, if you use exactly the same process but omit the healing process by applying a reverse bias voltage to the bias voltage after filling with the organic resin of the present invention shown in Figure 2(C), you will only get the following conversion efficiency. I can't.

即ち、試料1は有機樹脂の充填をも省略してしまった試
料の特性である。試料2は有機物の充填は行っているが
、逆バイヤスキュア工程を施さない場合である。
That is, sample 1 has the characteristics of a sample in which filling with organic resin is also omitted. Sample 2 is a case in which organic matter is filled, but the reverse bias curing process is not performed.

試料1   試料2 開放電圧  11.49V   12.315曲線因子
  0.471   0.597短絡電流  53.7
 mA   79.34mA変換効率  4.43χ 
  8.33Xこれらの低い変換効率と比較すると、本
発明のピンホールに有機樹脂を充填し、かつ逆バイヤス
キュアを行うことがいかに高い変換効率を得るのに有効
であるかがわかる。
Sample 1 Sample 2 Open voltage 11.49V 12.315 Fill factor 0.471 0.597 Short circuit current 53.7
mA 79.34mA Conversion efficiency 4.43χ
8.33X Comparison with these low conversion efficiencies shows how effective filling the pinholes of the present invention with an organic resin and performing reverse bias skewing is effective in obtaining high conversion efficiencies.

実施例2 第5図は本発明の他の製造工程を示す縦断面図である。Example 2 FIG. 5 is a longitudinal sectional view showing another manufacturing process of the present invention.

第5図(A)において、厚さ10〜100μの導電性ス
テンレス箔(40)上に耐熱性有機樹脂またはホーロー
等の無機絶縁膜(41)が形成された絶縁表面を有する
非透光性基板を用いた。更にこの上面に全面にわたって
下側電極用導電膜、例えば、クロム(200人)、アル
ミニューム(1500人)+、5nOz(200〜40
0人)、アルミニューム(1500人)+5nJ4(5
00人)またはハロゲン元素が添加された酸化スズまた
は窒化スズを主成分とする透光性導電膜(1500〜2
000人)を真空蒸着法、LPCVD法、プラズマCV
D法、スプレー法またはスパッタ法により形成させた。
In FIG. 5(A), a non-transparent substrate has an insulating surface in which an inorganic insulating film (41) such as a heat-resistant organic resin or enamel is formed on a conductive stainless steel foil (40) with a thickness of 10 to 100 μm. was used. Furthermore, a conductive film for the lower electrode is applied to the entire upper surface, such as chromium (200), aluminum (1500), 5nOz (200 to 400).
0 people), aluminum (1500 people) + 5nJ4 (5
00 people) or a transparent conductive film whose main component is tin oxide or tin nitride added with a halogen element (1500~2
000 people) by vacuum evaporation method, LPCVD method, plasma CV
It was formed by D method, spray method, or sputtering method.

この後マイクロコンピュータを制御してYAG レーザ
加工機(波長1.06μまたは0.53μ)により照射
しパターニング用開溝(13)を形成させた。
Thereafter, under the control of a microcomputer, irradiation was performed using a YAG laser processing machine (wavelength: 1.06μ or 0.53μ) to form patterning grooves (13).

パターニングにより形成された開溝は、巾約50μ長さ
IQcmとし、各素子(31) 、 (11)を構成す
る巾は10〜20IIIIllとした。かくして第1の
電極を構成する導電膜(2)を切断分離して開講を形成
した。
The open groove formed by patterning had a width of about 50 μm and a length of IQ cm, and the width of each element (31) and (11) was 10 to 20 IIIll. Thus, the conductive film (2) constituting the first electrode was cut and separated to form an opening.

この後この上面にグロー放電法またはECR放電法を含
む実施例1と同様のプラズマCVD法または光CVD法
によりPNまたはPIN接合を有する非単結晶半導体層
を0.2〜1.0μ代表的には0.5〜0.7μの厚さ
に形成させた。その代表例はN型半導体(200〜50
0人)−I型アモルファスまたはセミアモルファスシリ
コン半導体(0,4〜0.9μ)−P型半導体(Six
C,−、x=o、s厚さ50〜150人)を漸次積層し
て有する半導体よりなる1つの旧P接合を有する非単結
晶半導体(3)とした。
Thereafter, a non-single crystal semiconductor layer having a PN or PIN junction is deposited on the upper surface by a plasma CVD method or a photo-CVD method similar to that in Example 1, including a glow discharge method or an ECR discharge method, in a typical thickness of 0.2 to 1.0 μm. was formed to a thickness of 0.5 to 0.7 μm. A typical example is an N-type semiconductor (200 to 50
0 people) - I-type amorphous or semi-amorphous silicon semiconductor (0.4-0.9μ) - P-type semiconductor (Six
A non-single-crystal semiconductor (3) having one old P junction was made of a semiconductor having gradually laminated layers of C, -, x=o, s thickness of 50 to 150 layers.

タンデム型のNIPNIP・・・NIP接合の半導体で
もよい。
A tandem type NIPNIP...NIP junction semiconductor may be used.

かかる非単結晶半導体層(3)を全面に均一の膜厚で平
坦または凹凸を有するテクスチャー構造で形成させた。
The non-single crystal semiconductor layer (3) was formed to have a uniform thickness over the entire surface and to have a flat or uneven texture structure.

しかしこの半導体には、被膜形成時にフレーク(雪片)
が付着し、被膜形成後離脱する等の理由により空孔(6
)、ピンホール(6゛)が多数不本意に存在してしまう
。その数は100倍の暗視野像を顕微鏡で観察した。す
ると、10視野あたり2〜4ケもの多数を観察される場
合がある。
However, this semiconductor has flakes (snowflakes) during film formation.
Pores (6
), many pinholes (6゛) are present unintentionally. The number was determined by observing a dark field image magnified 100 times using a microscope. As a result, as many as 2 to 4 objects may be observed per 10 fields of view.

このため、本発明はこの不本位に存在してしまっている
ピンホール等(6)、(6’)に対し、有機絶縁物を選
択的に実施例1と同様に充填した。
Therefore, in the present invention, the pinholes (6) and (6') that are undesirably present are selectively filled with an organic insulating material in the same manner as in Example 1.

即ち、第5図(^)に示した半導体を形成した後、この
半導体上に感光性有機樹脂をコートした。この時、この
有機樹脂が十分ピンホール等の内部に含浸するように注
意した。この感光性有機樹脂はフォトレジスト、例えば
東京応化より販売されている0FPR−800等のポジ
型のフォトレジストを用いた。この後、実施例1と同様
の処理を施した。
That is, after forming the semiconductor shown in FIG. 5(^), this semiconductor was coated with a photosensitive organic resin. At this time, care was taken to ensure that the organic resin sufficiently impregnated into the pinholes and the like. As this photosensitive organic resin, a photoresist, for example, a positive type photoresist such as 0FPR-800 sold by Tokyo Ohka Co., Ltd. was used. After that, the same treatment as in Example 1 was performed.

カクシて、第5図(B)に示す如く、ピンホール(6)
 、 (6’ )の部分のみに選択的に有機樹脂絶縁物
(7)。
As shown in Figure 5 (B), there is a pinhole (6).
, organic resin insulator (7) is selectively applied only to the portion (6').

(7゛)を充填することができる。(7゛) can be filled.

さらに次の工程として第5図(B)に示す如く、第1の
開講(13)の左方向に第2の開講(18)を第2のレ
ーザスクライブ工程により形成させた。このレーザスク
ライブはこの基板(1)の上方向からの照射で行った。
Furthermore, as a next step, as shown in FIG. 5(B), a second opening (18) was formed to the left of the first opening (13) by a second laser scribing process. This laser scribing was performed by irradiating the substrate (1) from above.

この後、金属マスクを用い第2の電極(4)を透光性導
電膜により形成した。即ち、この第2の電極は透光性導
電膜(23)を300〜1400人、例えばITO(酸
化インジューム・スズ)、InzO,、(酸化インジュ
ーム)、SnO□(酸化スズ)、ITN(窒化インジュ
ーム・スズ)(窒化インジュームと窒化スズとの混合体
)で形成した。
Thereafter, a second electrode (4) was formed using a transparent conductive film using a metal mask. That is, this second electrode is made of a transparent conductive film (23) of 300 to 1400 people, for example, ITO (indium tin oxide), InzO, (indium oxide), SnO□ (tin oxide), ITN ( Indium nitride/tin nitride) (a mixture of indium nitride and tin nitride).

これらは開溝(20)には導電膜が形成されないよう、
予め金属マスクをこの第5図(B)の半導体上に配設し
、この後スパッタ法、電子ビーム蒸着法またはプラズマ
CvD法を用い、半導体層を劣化させない300℃以下
の温度で透光性導電膜を形成させた。
These are designed to prevent a conductive film from being formed in the open groove (20).
A metal mask is placed on the semiconductor shown in FIG. 5(B) in advance, and then a transparent conductive layer is formed using a sputtering method, an electron beam evaporation method, or a plasma CVD method at a temperature of 300° C. or less that does not deteriorate the semiconductor layer. A film was formed.

かくして第5図(C)に示される如く、複数の素子(3
1) 、 (11)を連結部(12)で直列接続する光
電変換装置を作ることができた。
Thus, as shown in FIG. 5(C), a plurality of elements (3
We were able to create a photoelectric conversion device in which 1) and (11) were connected in series at the connecting part (12).

第5図(D)はさらに本発明を光電変換装置として完成
させんとしたものである。即ち、第3図に示す如く、バ
イヤス・キュア回路装置を用い、各素子に逆バイヤスが
加わるようにし、バイヤスキユアリングを行った。
FIG. 5(D) shows an attempt to further complete the present invention as a photoelectric conversion device. That is, as shown in FIG. 3, a bias cure circuit device was used to apply a reverse bias to each element, and bias steering was performed.

この後、この回路を取り外し、照射光(10)に対しこ
の実施例のごとき基板(10cm X Locm)で集
積化させた光電変換装置パネルにてAMl(100mW
/cm”)を照射した場合、 開放電圧  12.618 曲線因子  0.672 短絡電流  79.710mA 電流密度  17.371mA/cm″変換効率  9
.82X の出力を有せしめることができた。
After that, this circuit was removed and the photoelectric conversion device panel integrated with the substrate (10cm
/cm"), open voltage 12.618 Fill factor 0.672 Short circuit current 79.710mA Current density 17.371mA/cm" Conversion efficiency 9
.. It was possible to have an output of 82X.

しかし、まったく同じ工程を用いつつも第5図(B)の
本発明の有機樹脂を充填する工程のみを省略すると、以
下の試料1の変換効率しか得られない。また有機樹脂を
充填する工程のみを行うと試料2の結果が得られる。即
ち、 試料1   試料2 開放電圧  6.54V     11.30V曲線因
子  0.368    0.626短絡電流  75
.69mA    79.4 mA変換効率  3.4
8%     8.16χこれらより本発明のピンホー
ルに有機樹脂を充填し、かつバイヤス・キュアを行うこ
とがいかに有効であるかがわかる。
However, if the exact same steps are used but only the step of filling the organic resin of the present invention shown in FIG. 5(B) is omitted, only the following conversion efficiency of Sample 1 can be obtained. In addition, the results of sample 2 can be obtained by performing only the step of filling the organic resin. That is, Sample 1 Sample 2 Open circuit voltage 6.54V 11.30V Fill factor 0.368 0.626 Short circuit current 75
.. 69mA 79.4 mA conversion efficiency 3.4
8% 8.16χ From these results, it can be seen how effective it is to fill the pinholes with an organic resin and perform bias curing according to the present invention.

さらに重要なことは、本発明のピンホールに絶縁物を充
填することにより、初期状態における光電変換装置のサ
ンプル間でのバラツキが少なく、製造歩留りが大きいと
いう特徴を有する。例えば、実施例1において10cm
口を10枚作っても、そのσ(分散)は0.195(只
9.63χ)を得ることができた。
More importantly, by filling the pinholes of the present invention with an insulator, there is little variation among samples of photoelectric conversion devices in the initial state, and the manufacturing yield is high. For example, in Example 1, 10 cm
Even if we made 10 mouths, we were able to obtain a σ (dispersion) of 0.195 (only 9.63χ).

本発明の半導体は以上に示す光電変換装置であっても、
さらに大型化し、例えば40cm X 20cm、 6
0cm×40cmまたは120cm X 40cmが6
ケ、2ケまたは1ケアルミサツシ粋によりパッケージさ
れ、120cmX 40cmのNEDO規格のパネルを
設けることが可能である。
Even if the semiconductor of the present invention is the photoelectric conversion device shown above,
Even larger, e.g. 40cm x 20cm, 6
0cm x 40cm or 120cm x 40cm is 6
It is possible to provide a 120 cm x 40 cm NEDO standard panel packaged with 1, 2 or 1 aluminum sash.

また本発明の半導体は単に光電変換装置ではなく、イメ
ージセンサ等のダイオードアレー、薄膜ディスプレイ用
の非線型素子に対しても有効である。また半導体装置に
有機樹脂を充填し、逆バイヤスを加える方式は、重合わ
せた上下の電極間のみであることを必ずしも必要としな
い。そして例えば絶縁ゲイト型電界効果半導体装置の如
くソースに対しドレイン、ゲイトを電界に印加してかか
るアクティブ素子を治癒してもよい。またダブルへテロ
接合、スーパーラティス構造を有する発光素子のピンホ
ールの充填に対しても有効である。
Further, the semiconductor of the present invention is effective not only for photoelectric conversion devices but also for diode arrays such as image sensors and nonlinear elements for thin film displays. Furthermore, the method of filling a semiconductor device with an organic resin and applying a reverse bias does not necessarily require that the bias be applied only between the overlapping upper and lower electrodes. For example, in an insulated gate field effect semiconductor device, such an active element may be cured by applying an electric field to the source, drain, and gate. It is also effective for filling pinholes in light emitting elements having double heterojunctions and super lattice structures.

この発光素子はPIN接合を有し、この■型半導体をそ
のエネルギバンド巾で獣広いEg) −N(狭いEg)
−賀、N−一−N、−−N−・・・−(厚さ5〜100
人)のスーパーラティス構造としたものである。かかる
多層構造においては1箇所のピンホールがすべての接合
を破壊してしまうため、本発明方式の応用はきわめて有
効である。
This light-emitting element has a PIN junction, and this ■-type semiconductor has an extremely wide energy band width Eg) -N (narrow Eg)
-ga, N-1-N, -N-...- (thickness 5-100
It has a super lattice structure (human). In such a multilayer structure, a single pinhole destroys all the bonds, so the application of the method of the present invention is extremely effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の光電変換装置の縦断面図である。 第2図は本発明の光電変換装置の製造工程を示す縦断面
図である。 第3図は本発明の絶縁物充填の後進バイヤスキュアを行
う電気回路装置を示す。 第4図は本発明の逆バイヤスキュアの際得られた特性で
ある。 第5図は本発明の他の光電変換装置の製造工程を示した
縦断面図である。
FIG. 1 is a longitudinal sectional view of a conventional photoelectric conversion device. FIG. 2 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 3 shows an electric circuit device for carrying out backward bias skewing of the insulator filling according to the present invention. FIG. 4 shows the characteristics obtained during the reverse bias skew according to the present invention. FIG. 5 is a longitudinal sectional view showing the manufacturing process of another photoelectric conversion device of the present invention.

Claims (1)

【特許請求の範囲】 1、絶縁表面を有する基板上に第1の電極を形成する工
程と、該電極上に空孔またはピンホールを有する非単結
晶半導体を形成する工程と、前記空孔またはピンホール
内部に有機樹脂を充填する工程と、前記半導体および有
機樹脂上に第2の電極を形成する工程と、該工程の後、
前記第1及び第2の電極間にバイヤス電圧を加えること
により前記半導体中の不良個所を治癒することを特徴と
する半導体装置作製方法。 2、特許請求の範囲第1項において、非単結晶半導体は
PIN接合を少なくとも1つ有し、前記接合に逆バイヤ
ス電圧を印加することを特徴とする半導体装置作製方法
。 3、特許請求の範囲第1項において、バイヤス電圧を印
加する際、前記半導体は熱破壊を誘発しない温度に加熱
して保持されたことを特徴とする半導体装置作製方法。
[Claims] 1. A step of forming a first electrode on a substrate having an insulating surface, a step of forming a non-single crystal semiconductor having holes or pinholes on the electrode, and a step of forming a non-single crystal semiconductor having holes or pinholes on the electrode; a step of filling an organic resin inside the pinhole, a step of forming a second electrode on the semiconductor and the organic resin, and after the step,
A method for manufacturing a semiconductor device, characterized in that a defective portion in the semiconductor is cured by applying a bias voltage between the first and second electrodes. 2. A method for manufacturing a semiconductor device according to claim 1, wherein the non-single crystal semiconductor has at least one PIN junction, and a reverse bias voltage is applied to the junction. 3. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor is heated and maintained at a temperature that does not induce thermal breakdown when applying the bias voltage.
JP60248640A 1985-08-24 1985-11-06 Semiconductor device manufacturing method Expired - Lifetime JPH0620148B2 (en)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP60248640A JPH0620148B2 (en) 1985-11-06 1985-11-06 Semiconductor device manufacturing method
DE3689679T DE3689679T2 (en) 1985-08-24 1986-08-22 Manufacturing method for a semiconductor device free of leakage current through a semiconductor layer.
US06/899,160 US4937651A (en) 1985-08-24 1986-08-22 Semiconductor device free from the current leakage through a semiconductor layer and method for manufacturing same
AU61781/86A AU594359B2 (en) 1985-08-24 1986-08-22 Semiconductor device free from the current leakage through a semiconductor layer and method for manufacturing same
EP86306556A EP0213910B1 (en) 1985-08-24 1986-08-22 Method of manufacturing a semiconductor device free from the current leakage through a semi-conductor layer
AU62912/86A AU583423B2 (en) 1985-09-21 1986-09-18 Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
KR1019860009322A KR900006772B1 (en) 1985-11-06 1986-11-05 Method for making semiconductor device free from electrical short circuits through a semiconductor layer
US06/927,501 US4725558A (en) 1985-11-06 1986-11-06 Semiconductor defects curing method and apparatus
CN86106409.7A CN1003481B (en) 1985-11-06 1986-11-06 Semiconductor device free from the electrical shortage through a semiconductor layer and method for mfg. the same
CN87102718A CN87102718B (en) 1985-11-06 1987-04-08 Process for semiconductor device free from electrical shorgage through semiconductor layer
US07/082,115 US4812415A (en) 1985-09-21 1987-08-06 Method for making semiconductor device free from electrical short circuits through a semiconductor layer
US07/092,943 US4786607A (en) 1985-08-24 1987-09-04 Method for manufacturing a semiconductor device free from current leakage through a semiconductor layer
US07/464,567 US5089426A (en) 1985-09-21 1990-01-16 Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60248640A JPH0620148B2 (en) 1985-11-06 1985-11-06 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPS62162368A true JPS62162368A (en) 1987-07-18
JPH0620148B2 JPH0620148B2 (en) 1994-03-16

Family

ID=17181117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60248640A Expired - Lifetime JPH0620148B2 (en) 1985-08-24 1985-11-06 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JPH0620148B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023357A (en) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023357A (en) * 2010-06-18 2012-02-02 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and its manufacturing method
US9059347B2 (en) 2010-06-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof

Also Published As

Publication number Publication date
JPH0620148B2 (en) 1994-03-16

Similar Documents

Publication Publication Date Title
EP0213910B1 (en) Method of manufacturing a semiconductor device free from the current leakage through a semi-conductor layer
US4725558A (en) Semiconductor defects curing method and apparatus
US5089426A (en) Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation
JP3815875B2 (en) Manufacturing method of integrated thin film photoelectric conversion device
JP2001266654A (en) Transparent electrode and its patterning method and method of manufacturing semiconductor element using the same
TW202027290A (en) Solar cell manufacturing method, solar cell, and solar cell module
JPS62162368A (en) Fabrication of semiconductor device
US20110030769A1 (en) Solar cell and method for manufacturing the same
JP3720254B2 (en) Thin film solar cell and manufacturing method thereof
JP3133494B2 (en) Photovoltaic element
JP2586654B2 (en) Manufacturing method of thin film solar cell
JP2004095661A (en) Photoelectric converting device and its manufacturing method
JPS6269566A (en) Manufacture of photoelectric conversion device
JP4636689B2 (en) Method for structuring transparent electrode layers
JPS62108580A (en) Electric circuit device for manufacturing photoelectric conversion device
JPS6254478A (en) Optoelectric transducer
JPH077168A (en) Photoeletcric conversion semiconductor device
JPH065776B2 (en) Method for manufacturing photoelectric conversion device
JPS60231372A (en) Manufacture of semiconductor device
JPS5975679A (en) Photoelectromotive force generating device
JPS6269565A (en) Photoelectric conversion device
JP2648037B2 (en) Method for manufacturing photovoltaic device
JPS63261762A (en) Manufacture of photovoltaic device
JP2975749B2 (en) Method for manufacturing photovoltaic device
JPH0786623A (en) Photovoltaic device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term