JPS6269566A - Manufacture of photoelectric conversion device - Google Patents

Manufacture of photoelectric conversion device

Info

Publication number
JPS6269566A
JPS6269566A JP60209596A JP20959685A JPS6269566A JP S6269566 A JPS6269566 A JP S6269566A JP 60209596 A JP60209596 A JP 60209596A JP 20959685 A JP20959685 A JP 20959685A JP S6269566 A JPS6269566 A JP S6269566A
Authority
JP
Japan
Prior art keywords
semiconductor
organic resin
pinholes
electrode
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209596A
Other languages
Japanese (ja)
Other versions
JPH0558585B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Kunio Suzuki
邦夫 鈴木
Mikio Kanehana
金花 美樹雄
Takeshi Fukada
武 深田
Masayoshi Abe
阿部 雅芳
Ippei Kobayashi
一平 小林
Katsuhiko Shibata
克彦 柴田
Masato Usuda
真人 薄田
Susumu Nagayama
永山 進
Kaoru Koyanagi
小柳 かおる
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60209596A priority Critical patent/JPS6269566A/en
Priority to AU62912/86A priority patent/AU583423B2/en
Publication of JPS6269566A publication Critical patent/JPS6269566A/en
Priority to US07/082,115 priority patent/US4812415A/en
Priority to US07/464,567 priority patent/US5089426A/en
Publication of JPH0558585B2 publication Critical patent/JPH0558585B2/ja
Granted legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PURPOSE:To prevent short circuits or leakage related to upper and lower electrodes of a semiconductor, by forming a light sensitive organic resin on the semiconductor, which includes vacant holes or pinholes in the inside, projecting light so as to harden the organic resin, and removing unnecessary resin. CONSTITUTION:Flakes are attached to a semiconductor when a film is formed. When the film is removed, many vacant holes 6 and pinholes 6' are present unwillingly. Therefore, the photoresist of a light sensitive organic resin is applied on the semiconductor as a coat. The resist is impregnated into the pinholes 6' and the like. Ultraviolet rays are projected on the resist side. The organic resin filled in the pinholes and the like among said light sensitive organic resin is hardened. Thereafter, the entire body is rinsed. Post baking is performed, and the organic resin 7 and 7' are chemically stabilized.

Description

【発明の詳細な説明】 この発明は、光起電力を発生させるアモルファス半導体
を含む非単結晶半導体を用いた光電変換装置において、
非単結晶半導体の形成の際、この半導体内に不本意に形
成されてしまう空孔またはピンホールに対し絶縁物を充
填し、表面電極と裏面電極とがかかる空孔またはピンホ
ール(以下ピンホールという)により互いにショートま
たは弱リーク状態になることを阻止した光電変換装置の
作製方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a photoelectric conversion device using a non-single crystal semiconductor including an amorphous semiconductor that generates photovoltaic force.
When forming a non-single crystal semiconductor, holes or pinholes that are inadvertently formed in the semiconductor are filled with an insulator, and the holes or pinholes (hereinafter referred to as pinholes) where the front and back electrodes are formed are filled with an insulator. This invention relates to a method of manufacturing a photoelectric conversion device that prevents short-circuiting or weak leakage from occurring due to the above.

この発明はかかる絶縁物を有機絶縁物とし、この上下の
電極がショートまたはリークしてしまうピンホールを何
等のフォトマスクを用いることなく選択的に充填したこ
とを特徴とする。
The present invention is characterized in that the insulator is an organic insulator, and pinholes where the upper and lower electrodes are shorted or leaked are selectively filled without using any photomask.

そしてこの光電変換装置の長期間の使用において、裏面
電極の材料が少しづつピンホールより半導体内部に含浸
し、上下圧いの電極間でショートしてしまうことを防ぎ
、ひいては光電変換装置の変換効率の低下を防止するも
のである。
During long-term use of this photoelectric conversion device, the material of the back electrode gradually impregnates inside the semiconductor through the pinholes, preventing short circuits between electrodes with high voltages above and below, and ultimately improving the conversion efficiency of the photoelectric conversion device. This prevents a decrease in

従来、光電変換装置(以下単に装置という)即ち同一基
板上に複数の素子を配置し、それを集積化またはハイブ
リッド化した装置は、例えば特開昭55−4994.特
開昭55−124274更に本発明人の出願になる特願
昭54−90097/90098/90099 (昭和
54.7.16出願)等が知られている。
Conventionally, a photoelectric conversion device (hereinafter simply referred to as a device), that is, a device in which a plurality of elements are arranged on the same substrate and integrated or hybridized, is disclosed in, for example, Japanese Patent Laid-Open No. 55-4994. Japanese Patent Application Laid-Open No. 55-124274 and Japanese Patent Application No. 54-90097/90098/90099 filed by the present inventor (filed on July 16, 1982) are also known.

従来の発明として、第1図にマスク合わせ方式により作
られた光電変換装置の縦断面図を示す。
As a conventional invention, FIG. 1 shows a vertical cross-sectional view of a photoelectric conversion device manufactured by a mask alignment method.

図面において透光性基板(例えばガラス板)(1)上に
第1の電極を構成する透光性導電膜(CTFと略記する
)(2)を第1の金属マスクを用いた合わせ工程により
選択的に形成させる。更に半導体層(3)を第2の金属
マスクを用いた合わせ工程により同様に選択的に形成す
る。さらに第3の金属のマスクを用いた合わせ工程によ
りアルミニュームよりなる第2の電極(4)が設けられ
ている。
In the drawing, a transparent conductive film (abbreviated as CTF) (2) constituting the first electrode is selected on a transparent substrate (for example, a glass plate) (1) by an alignment process using a first metal mask. to form. Further, a semiconductor layer (3) is selectively formed in the same manner by an alignment process using a second metal mask. Further, a second electrode (4) made of aluminum is provided by an alignment process using a third metal mask.

第1図において、素子(11) 、 (31)との間に
連結部(12)を有し、連結部ではCTFの一方の側面
(16)を半導体層(3)が覆い、他方のCTFの表面
(14)を半導体層(3)が覆わないようにする。更に
第1の酸化物電極(37)と第2のアルミニューム電極
(38)は、コンタクト(14)で電気的に連結させて
いる。
In FIG. 1, there is a connecting part (12) between the elements (11) and (31), and in the connecting part, one side surface (16) of the CTF is covered with a semiconductor layer (3), and the other CTF is covered with a semiconductor layer (3). Avoid covering the surface (14) with the semiconductor layer (3). Further, the first oxide electrode (37) and the second aluminum electrode (38) are electrically connected through a contact (14).

この従来例ではアルミニューム(4)が半導体(3)と
反応して、この集積化された光電変換装置を150℃で
放置すると、その特性は第3図曲線(25)に示した如
く数十時間で劣化してしまった。そのため屋外での実使
用にはまったく不適当な電極でしかなかった。
In this conventional example, aluminum (4) reacts with semiconductor (3), and when this integrated photoelectric conversion device is left at 150°C, its characteristics change to several tens of degrees as shown in curve (25) in Figure 3. It has deteriorated over time. Therefore, the electrode was completely unsuitable for actual outdoor use.

このため、かかる熱的信転性を向上させるため、裏面の
アルミニューム電極の下側に透光性導電膜例えばITO
(酸化インジューム・スズ)を介在せしめ、半導体上に
ITOを設け、さらにその上にアルミニュームを設ける
2層構造が知られている。
Therefore, in order to improve such thermal reliability, a light-transmitting conductive film such as ITO is coated under the aluminum electrode on the back surface.
A two-layer structure is known in which ITO (indium tin oxide) is provided on a semiconductor, and aluminum is further provided on top of the ITO.

かかる構造とすると熱的な信頼性はITOがアルミニュ
ームが半導体と反応してしまうことを防ぐことができる
ため、格段に向上させることができる。
With such a structure, thermal reliability can be significantly improved because ITO can prevent aluminum from reacting with the semiconductor.

しかしこの透光性導電膜はこの導電膜の形成の際、まわ
りごみが強いため、半導体内に空穴やピンホール等が不
本位に形成されているとこのピンホールの内部にまで入
ってしまい、下側の第1の電極とこの上側の第2の電極
との間でショートまたはリークをおこし、実用化は不可
能であった。
However, when forming this conductive film, this light-transmitting conductive film has a strong tendency to attract foreign particles, so if voids or pinholes are formed in the semiconductor, they may get inside the pinholes. However, a short circuit or a leak occurred between the first electrode on the lower side and the second electrode on the upper side, making it impossible to put it into practical use.

このため、従来はこの非単結晶半導体の形成において、
ピンホールが空穴が存在しにくい小面積の光電変換装置
、例えば1cmX4cmにおいてのみ実用化が可能であ
り、10cm X 10cmまたはそれ以上の大面積の
光電変換装置は必ずこの空穴、ピンホールが存在するた
め、かかる構造を応用することは不可能であった。
For this reason, conventionally in the formation of this non-single crystal semiconductor,
It can only be put to practical use in photoelectric conversion devices with a small area, such as 1 cm x 4 cm, where pinholes are difficult to exist, and photoelectric conversion devices with a large area of 10 cm x 10 cm or more always have holes or pinholes. Therefore, it was impossible to apply such a structure.

本発明はかかる問題点を工業的に解くきわめて有効な手
段を提供する。
The present invention provides extremely effective means for industrially solving these problems.

即ち、このピンホール等に対してのみ選択的に絶縁物で
充填させることにより、下側の第1の電極と半導体の上
側の第2の電極とがたとえまわりごみの強い透光性導電
膜を用いてもお互いがショートまたはリークしてしまう
ことを防止することが本発明の目的であり、以下にその
実施例を示す。
In other words, by selectively filling only these pinholes with an insulating material, the first electrode on the lower side and the second electrode on the upper side of the semiconductor can be connected even if the transparent conductive film has strong dust. The purpose of the present invention is to prevent short-circuiting or leakage even when used, and examples thereof will be shown below.

実施例1 第2図は本発明の製造工程を示す縦断面図である。Example 1 FIG. 2 is a longitudinal sectional view showing the manufacturing process of the present invention.

第2図(八)において、透光性基板(1)例えばガラス
板(例えば厚さ1 、2+wm 、長さく図面では左右
方向) 10cm、巾10cm)を用いた。さらにこの
上面に全面にわたって透光性導電膜、例えばITO(1
500人)+5nOz(200〜400  人) 、 
ITO(1500人)+5n3Na(500人)または
ハロゲン元素が添加された酸化スズ又は窒化スズを主成
分とする透光性導電膜(1500〜2000人)を真空
蒸着法、LPCVD法、プラズマCVD法、スプレー法
またはスパッタ法により形成させた。
In FIG. 2 (8), a transparent substrate (1), for example, a glass plate (for example, thickness 1,2+wm, length 10 cm in the left-right direction in the drawing, width 10 cm) was used. Furthermore, a light-transmitting conductive film, for example, ITO (1
500 people) +5nOz (200-400 people),
ITO (1,500 people) + 5n3Na (500 people) or a transparent conductive film (1,500 to 2,000 people) whose main component is tin oxide or tin nitride added with a halogen element is prepared by vacuum evaporation, LPCVD, plasma CVD, It was formed by a spray method or a sputter method.

この後マイクロコンピュータを制御してこの基板の下側
または上側よりYAGレーザ加工機(波長1.06μま
たは0.53μ)により照射しパターニング用開講(1
3)を形成させた。
After that, the microcomputer is controlled to irradiate the substrate with a YAG laser processing machine (wavelength 1.06μ or 0.53μ) from the bottom or top of the substrate for patterning (1
3) was formed.

パターニングにより形成された開講は、巾約50μ長さ
10cmとし、各素子(31) 、 (11)を構成す
る巾は10〜20mmとした。かくして第1の電極を構
成するCTF (2)を切断分離して開溝を形成した。
The opening formed by patterning had a width of about 50 μm and a length of 10 cm, and the width of each element (31) and (11) was 10 to 20 mm. The CTF (2) constituting the first electrode was thus cut and separated to form open grooves.

この後この」−面にプラズマCVD法または光CVD法
によりPNまたはPIN接合を有する非単結晶半導体層
を0.2〜1.0μ代表的には0.5〜0.7 μの厚
さに形成させた。その代表例はP型半導体(SixCt
−x x=50〜150八1−1型アモルファスまたは
セミアモルファスシリコン半導体(0,4〜0.9μ)
−N型の微結晶(200〜500人)を有する半導体よ
りなる1つのPIN接合を有する非単結晶半導体とした
Thereafter, a non-single-crystal semiconductor layer having a PN or PIN junction is formed on this '-plane to a thickness of 0.2 to 1.0μ, typically 0.5 to 0.7μ, by plasma CVD or photoCVD. formed. A typical example is a P-type semiconductor (SixCt
-x x=50~1508 1-1 type amorphous or semi-amorphous silicon semiconductor (0.4~0.9μ)
- A non-single crystal semiconductor having one PIN junction made of a semiconductor having N-type microcrystals (200 to 500).

または、P型半導体(SixCt−x)  I型アモル
ファスシリコン半導体−N型シリコン半導体−P型5i
xC+−X半導体−■型5ixGe+−x(x=0.5
)−N型シリコン半導体(300〜1000人)よりな
るタンデム型のPINPIN・・・PIN接合の半導体
でもよい。
Or P-type semiconductor (SixCt-x) I-type amorphous silicon semiconductor - N-type silicon semiconductor - P-type 5i
xC+-X semiconductor-■ type 5ixGe+-x (x=0.5
) - Tandem type PINPIN made of N-type silicon semiconductor (300 to 1000 people)...A PIN junction semiconductor may be used.

かかる非単結晶半導体層(3)を全面に均一の膜厚で形
成させた。
Such a non-single crystal semiconductor layer (3) was formed to have a uniform thickness over the entire surface.

しかしこの半導体には、被膜形成時にフレーク(雪片)
が付着し、被膜形成後離脱する等の理由により空孔(6
)、ピンホール(6′)が多数不本意に存在してしまう
。その数は100倍の顕微鏡で10視野あたり2〜4ケ
もの多数を観察することがある。
However, this semiconductor has flakes (snowflakes) during film formation.
Pores (6
), a large number of pinholes (6') are undesirably present. As many as 2 to 4 of these may be observed per 10 fields of view using a microscope with a magnification of 100 times.

このため、本発明方法によりこのピンホール等(6) 
、 (6“)に対し絶縁物を選択的に充填した。その作
業を以下に示す。
Therefore, by the method of the present invention, this pinhole etc. (6)
, (6") was selectively filled with insulating material. The process is shown below.

第2図(^)に示した半導体を形成した後、この半導体
上に感光性有機樹脂をコートした。この時、この有機樹
脂が十分ピンホール等の内部に含浸するように注意した
。この感光性有機樹脂はフォトレジスト例えば東京応化
より販売されている叶PR−800等のポジ型のフォト
レジストを用いた。この感光性有機樹脂をこの半導体上
の全面にスピナー、コータまたはスプレー法により0.
1〜5μの厚さに形成する。この時、半導体の裏面側に
形成される感光性有機樹脂はより少なくしてピンホール
等への充填をより十分に行わしめることが重要である。
After forming the semiconductor shown in FIG. 2(^), a photosensitive organic resin was coated on the semiconductor. At this time, care was taken to ensure that the organic resin sufficiently impregnated into the pinholes and the like. As the photosensitive organic resin, a positive type photoresist such as Kano PR-800 sold by Tokyo Ohka Co., Ltd. was used. This photosensitive organic resin is applied to the entire surface of the semiconductor using a spinner, coater or spray method.
Form to a thickness of 1 to 5 μm. At this time, it is important to reduce the amount of photosensitive organic resin formed on the back side of the semiconductor so that pinholes and the like can be more fully filled.

例えばスピナーを用いる場合はレジストを50゜rpm
 5秒、200Orpm 30秒の条件下で塗布した。
For example, when using a spinner, rotate the resist at 50° rpm.
Coating was carried out under conditions of 5 seconds and 200 rpm for 30 seconds.

さらにこの塗布させた有機樹脂膜にプリベーク(85℃
、40時間)を行った。さらに現像工程として、このレ
ジスト側より紫外光(波長300〜400r+m) (
17)を照射し、この感光性有機樹脂のうちピンホール
等に充填されている有機樹脂を固定化し、更に半導体表
面上の有機樹脂を非固定化するべく感光させた。この条
件は0FPR−800を用いる場合は紫外光は6mW/
am” 5秒間行い、さらに所定の現像工程を経た。
Furthermore, this coated organic resin film is pre-baked (85°C).
, 40 hours). Furthermore, as a development process, ultraviolet light (wavelength 300-400r+m) is applied from this resist side (
17) to immobilize the organic resin filled in the pinholes, etc. of this photosensitive organic resin, and further exposed to light to unimmobilize the organic resin on the semiconductor surface. This condition is that when using 0FPR-800, the ultraviolet light is 6mW/
am” for 5 seconds, and then a predetermined developing process was performed.

さらにこの後これら全体を公知の方法でリンス(純水で
10分間)をした。するとピンホール(6)。
Furthermore, the whole was rinsed (with pure water for 10 minutes) by a known method. Then there is a pinhole (6).

(6゛)内に固定した有機樹脂膜以外の非固定化した有
機樹脂を溶去することができる。即ち、半導体(3)上
の有機樹脂をすべて除去できる。さらに、ポストベーク
(150℃1時間)を行い、感光したピンホール内部に
充填された有am脂(T) 、 (7’ )を化学的に
安定化させた。すると第2図(B)に示す如く、ピンホ
ール(6) 、 (6°)の部分のみに選択的に有機樹
脂絶縁物(7)、(7’)を充填することができる。
Non-immobilized organic resin other than the organic resin film fixed within (6゛) can be dissolved away. That is, all the organic resin on the semiconductor (3) can be removed. Furthermore, post-baking (150° C. for 1 hour) was performed to chemically stabilize the ammonium resin (T), (7') filled inside the exposed pinhole. Then, as shown in FIG. 2(B), only the pinholes (6) and (6°) portions can be selectively filled with the organic resin insulators (7) and (7').

そしてこの絶縁物の上面は半導体の上面と概略rQ) 一致または少な目(ボストキュアでの体積収縮等による
)に充填することができる。
The upper surface of this insulator can be filled so that it is approximately equal to or slightly smaller than the upper surface of the semiconductor (due to volume contraction during boss curing, etc.).

さらに次の工程として第2図(B)に示す如く、第1の
開溝(13)の左方向に第2の開溝(18)を第2のレ
ーザスクライプ工程により形成させた。このレーザスク
ライプはこの基板(1)の上方向からの照射で行った。
Furthermore, as a next step, as shown in FIG. 2(B), a second open groove (18) was formed to the left of the first open groove (13) by a second laser scribing process. This laser scribing was performed by irradiating the substrate (1) from above.

かくして第2の開溝(18)の形成により第1の電極の
側面(8) 、 (9)を露呈させた。この第2の開溝
の側面(9)は第1の電極(37°)の側面(16)よ
り左側であればよく、その極端な例として、図面に示さ
れるごとく、第1の電極(37)の内部に入ってしまっ
てもよい。さらにこのパターニングは第1図(B)に示
される如き側面(8)を露呈させても、またこの導電膜
(2)をパターニングすることなく、第1の電極の表面
(第1図(14)の如き)を露呈させてもよい。
Thus, the side surfaces (8) and (9) of the first electrode were exposed by forming the second open groove (18). The side surface (9) of this second open groove may be on the left side of the side surface (16) of the first electrode (37°); as an extreme example, as shown in the drawing, the side surface (9) of the first electrode (37 ). Furthermore, this patterning can be carried out without exposing the side surface (8) as shown in FIG. 1(B) or without patterning the conductive film (2). (such as) may be exposed.

第2図において、さらにこの上面に第2図(C)に示さ
れる如(、裏面電極用2層の導電膜(4)を形成し、さ
らに第3のレーザスクライプ法の切断分離用の開溝(2
0)を設けた。
In FIG. 2, a two-layer conductive film (4) for the back electrode is further formed on this top surface as shown in FIG. Groove (2
0) was established.

この第2の電極は、透光性導電膜(23)を300〜1
400人例えばITO(酸化インジューム・スズ)+I
n203(酸化インジューム)、SnO□(酸化スズ)
、ITN(窒化インジューム・スズ)(窒化インジュー
ムと窒化スズとの混合体)で第1の層を形成した。さら
にその上面にアルミニューム、クロム、銀、アルミニュ
ーム(300〜5000人)の一層膜またはアルミニュ
ームとニッケルとの二重膜の金属膜(24)を形成させ
た。例えばITO(23)を1050人、アルミニュー
ム(24)を1000人の2層導電膜(4)とした。こ
のITOとアルミニュームは、基板(1)表面側からの
入射光(10)の裏面電極での反射を促し、600〜8
00nmの長波長光を有効に光電変換するためのもので
ある。またITOによりアルミニュームと半導体とが従
来例に示す如く互いに反応して信顛性の低下を誘発しな
いためである。これらはスパッタ法、電子ビーム蒸着法
またはプラズマCvD法を用い、半導体層を劣化させな
いため、300℃以下の温度で形成させた。
This second electrode has a transparent conductive film (23) of 300 to 1
400 people For example, ITO (indium tin oxide) + I
n203 (indium oxide), SnO□ (tin oxide)
, ITN (indium tin nitride) (a mixture of indium nitride and tin nitride) was used to form the first layer. Furthermore, a metal film (24) of aluminum, chromium, silver, a single layer of aluminum (300 to 5000) or a double layer of aluminum and nickel was formed on the top surface. For example, the two-layer conductive film (4) was made of ITO (23) with a thickness of 1050 and aluminum (24) with a thickness of 1000. This ITO and aluminum promote reflection of incident light (10) from the front side of the substrate (1) on the back electrode, and
This is for effectively photoelectrically converting long wavelength light of 00 nm. This is also because the ITO prevents aluminum and semiconductor from reacting with each other as in the prior art, causing a decrease in reliability. These were formed using a sputtering method, an electron beam evaporation method, or a plasma CVD method at a temperature of 300° C. or lower so as not to deteriorate the semiconductor layer.

裏面のN型半導体に密接せしめるには、酸化インジュー
ム、窒化インジュームまたはこれらの混合物を主成分と
する透光性インジュ−ム化合物の導電膜(ITOまたは
ITN)が好ましかった。他方、裏面の半導体がP型半
導体では、酸化スズ(SnOz)−窒化スズ(snsN
4) 、窒化アンチモン(SbN)またはこれらの混合
物のスズ化合物を主成分とする透光性導電膜が長期信転
性および高効率化の面において優れている。
In order to be in close contact with the N-type semiconductor on the back surface, a conductive film made of a translucent indium compound (ITO or ITN) containing indium oxide, indium nitride, or a mixture thereof as a main component was preferable. On the other hand, if the semiconductor on the back side is a P-type semiconductor, tin oxide (SnOz)-tin nitride (snsN
4) A light-transmitting conductive film whose main component is antimony nitride (SbN) or a tin compound of a mixture thereof is excellent in terms of long-term reliability and high efficiency.

かかる透光性導電膜(23)はコンタクI−(8)にて
下側の第1の電極を構成する導電膜酸化物または窒化物
(2)と(8)にて密接する。するとここは酸化物また
は窒化物(37)−酸化物または窒化物(23)コンタ
クト(8)となり、従来より公知の構造(第1図)に示
す如く、一方が金属とならない。このため、150℃の
温度テストにおいても、劣化し反応が進行することがな
い。
The light-transmitting conductive film (23) is brought into close contact with the conductive film oxide or nitride (2) and (8) constituting the lower first electrode at the contact I-(8). Then, this becomes an oxide or nitride (37)-oxide or nitride (23) contact (8), and as shown in the conventionally known structure (FIG. 1), one side is not metal. Therefore, even in a temperature test of 150° C., there is no deterioration and the reaction does not proceed.

かくして第2図(C)に示される如く、複数の素子(3
1) 、 (11)を連結部(12)で直列接続する光
電変換装置を作ることができた。
Thus, as shown in FIG. 2(C), a plurality of elements (3
We were able to create a photoelectric conversion device in which 1) and (11) were connected in series at the connecting part (12).

第2図(D)はさらに本発明を光電変換装置として完成
させんとしたものである。即ちパンシベイション膜とし
て光CVD法またはプラズマ気相法により窒化珪素膜(
21)を500〜2000人の厚さに形成した。さらに
外部引出し端子(5)を設け、これらにポリイミド、ポ
リアミド、カプトンまたはエポキシ等の有機樹脂(22
)を充填した。
FIG. 2(D) shows an attempt to further complete the present invention as a photoelectric conversion device. That is, a silicon nitride film (
21) was formed to a thickness of 500 to 2000 people. Furthermore, an external lead terminal (5) is provided, and these are made of organic resin (22
) was filled.

かくして照射光(10)に対しこの実施例のごとき基板
(10cm X IOC,l)で集積化させた光電変換
装置パネルにてAMI (100mW/cm”)を照射
した場合、開放電圧  12.315V 曲線因子  0.599 変換効率  8.33χ の出力を有せしめることができた。
Thus, when the irradiation light (10) is irradiated with AMI (100 mW/cm") on a photoelectric conversion device panel integrated with a substrate (10 cm x IOC, l) as in this example, the open circuit voltage curve is 12.315 V. It was possible to provide an output with a factor of 0.599 and a conversion efficiency of 8.33χ.

しかし、まったく同じ工程を用いつつも第2図(B)の
本発明の有機樹脂を充填する工程のみを省略すると、以
下の変換効率しか得られない。即ち、試料1   試料
2 開放電圧  11.49V    3.02V曲線因子
  0.471   0.316短絡電流  53.7
 m八  54.201変換効率  4.43χ   
0.75χこれらより本発明のピンホールに有機樹脂を
充填することがいかに有効であるかがわかる。
However, if the exact same steps are used but only the step of filling the organic resin of the present invention shown in FIG. 2(B) is omitted, only the following conversion efficiency can be obtained. That is, Sample 1 Sample 2 Open circuit voltage 11.49V 3.02V Fill factor 0.471 0.316 Short circuit current 53.7
m8 54.201 Conversion efficiency 4.43χ
0.75χ From these results, it can be seen how effective it is to fill the pinholes of the present invention with organic resin.

実施例2 第3図は本発明の他の製造工程を示す縦断面図である。Example 2 FIG. 3 is a longitudinal sectional view showing another manufacturing process of the present invention.

第3図(八)において、厚さ10〜100μの導電性ス
テンレス箔(40)上に耐熱性有機樹脂またはホーロー
等の無機絶縁膜(41)が形成された絶縁表面を有する
非透光性基板を用いた。更にこの」二面に全面にわたっ
て下側電極用導電膜、例えば、クロム(200人)、ア
ルミニューム(1500人)+5nOz(200〜40
0人)、アルミニューム(1500人)+5nJt(5
00人)またはハロゲン元素が添加された酸化スズまた
は窒化スズを主成分とする透光性導電膜(1500〜2
000人)を真空蒸着法、LPCVD法、プラズマCv
D法、スプレー法またはスパッタ法により形成させた。
In FIG. 3 (8), a non-light-transmitting substrate has an insulating surface in which an inorganic insulating film (41) such as a heat-resistant organic resin or enamel is formed on a conductive stainless steel foil (40) with a thickness of 10 to 100 μm. was used. Furthermore, a conductive film for the lower electrode is applied over the entire surface of these two surfaces, for example, chromium (200), aluminum (1500) + 5nOz (200 to 40).
0 people), aluminum (1500 people) + 5nJt (5
00 people) or a transparent conductive film whose main component is tin oxide or tin nitride added with a halogen element (1500~2
000 people) by vacuum evaporation method, LPCVD method, plasma CVD method
It was formed by D method, spray method, or sputtering method.

この後マイクロコンピュータを制御してYAG レーザ
加工機(波長1.06μまたは0.53μ)により照射
しパターニング用開溝(13)を形成させた。
Thereafter, under the control of a microcomputer, irradiation was performed using a YAG laser processing machine (wavelength: 1.06μ or 0.53μ) to form patterning grooves (13).

パターニングにより形成された開講は、巾約50μ長さ
10cmとし、各素子(31) 、 (1,1)を構成
する巾は10”□20nv+とした。かくして第1の電
極を構成する導電膜(2)を切断分離して開講を形成し
た。この後この」二面にプラズマCVD法または光CV
D法によりPNまたはPIN接合を有する非単結晶半導
体層を0.2〜1.0μ代表的には0.5〜0.7μの
厚さに形成させた。その代表例はN型半導体(200〜
500人)−I型アモルファスまたはセミアモルファス
シリコン半導体(0,4〜0.9 μ)−P型半導体(
SinC+−x X=50〜150人)を漸次積層して
有する半導体よりなる1つのNIP接合を有する非単結
晶半導体とした。
The opening formed by patterning has a width of about 50 μm and a length of 10 cm, and the width of each element (31), (1, 1) is 10”□20nv+.The conductive film ( 2) was cut and separated to form an opening.After this, this two sides were subjected to plasma CVD or photoCVD.
A non-single crystal semiconductor layer having a PN or PIN junction was formed to a thickness of 0.2 to 1.0 μm, typically 0.5 to 0.7 μm, by method D. A typical example is an N-type semiconductor (200~
500 people) - I-type amorphous or semi-amorphous silicon semiconductor (0.4-0.9 μ) - P-type semiconductor (
A non-single-crystal semiconductor having one NIP junction was made of a semiconductor formed by gradually laminating SinC+-x (X=50 to 150 people).

またはN型半導体(300〜1000人)−■型5ix
Ge+−*(0<X<1)アモルファス社歩ニヤ半導体
−P型5ixC,−x半導体−N型シリコン半導体−I
型アモルファスSi半導体−P型5ixC,−、(0<
X〈1)半導体(50〜200人)よりなるタンデム型
のNIPNIP・・・NIP接合の半導体でもよい。
or N-type semiconductor (300-1000 people) - ■ type 5ix
Ge + - * (0 <
Type amorphous Si semiconductor-P type 5ixC,-, (0<
X<1) A tandem type NIPNIP consisting of semiconductors (50 to 200 people)...A NIP junction semiconductor may be used.

かかる非単結晶半導体層(3)を全面に均一の膜厚で平
坦または凹凸を有するテクスチャー構造で形成させた。
The non-single crystal semiconductor layer (3) was formed to have a uniform thickness over the entire surface and to have a flat or uneven texture structure.

しかしこの半導体には、被膜形成時にフレーク(雪片)
が付着し、被膜形成後離脱する等の理由により空孔(6
)、ピンホール(6゛)が多数不本意に存在してしまう
。その数は100〜1000倍の顕微鏡で10視野あた
り2〜4ケもの多数を観察される場合がある。
However, this semiconductor has flakes (snowflakes) during film formation.
Pores (6
), many pinholes (6゛) are present unintentionally. In some cases, as many as 2 to 4 of them can be observed per 10 fields of view using a microscope with a magnification of 100 to 1000 times.

このため、本発明はこのピンホール等(6)、(6”)
に対し絶縁物を選択的に充填した。その作業を以下に示
す。
For this reason, the present invention is directed to pinholes (6), (6”), etc.
The insulation material was selectively filled. The work is shown below.

第3図(八)に示した半導体を形成した後、この半導体
上に感光性有機樹脂をコートした。この時、この有機樹
脂が十分ピンホール等の内部に含浸するように注意した
。この感光性有機樹脂はフォトレジスト例えば東京応化
より販売されているOFl’R−800等のポジ型のフ
ォトレジストを用いた。この後、実施例1と同様の処理
を施した。
After forming the semiconductor shown in FIG. 3 (8), this semiconductor was coated with a photosensitive organic resin. At this time, care was taken to ensure that the organic resin sufficiently impregnated into the pinholes and the like. As the photosensitive organic resin, a positive type photoresist such as OFl'R-800 sold by Tokyo Ohka Co., Ltd. was used. After that, the same treatment as in Example 1 was performed.

かくして、第3図(B)に示す如く、ピンホール(6)
 、 (6’ )の部分のみに選択的に有機樹脂絶縁物
(7)。
Thus, as shown in Figure 3(B), the pinhole (6)
, organic resin insulator (7) is selectively applied only to the portion (6').

(7゛)を充填することができる。(7゛) can be filled.

さらに次の工程として第3図(B)に示す如く、第1の
開溝(13)の左方向に第2の開溝(18)を第2のレ
ーザスクライブ工程により形成させた。このレーザスク
ライブはこの基板(1)の上方向からの照射で行った。
Furthermore, as a next step, as shown in FIG. 3(B), a second open groove (18) was formed to the left of the first open groove (13) by a second laser scribing step. This laser scribing was performed by irradiating the substrate (1) from above.

かくして第2の開講(18)の形成により第1の電極の
側面(8) 、 (9)を露呈させた。この第2の開溝
の側面(9)は第1の電極(37’)の側面(16)よ
り左側であればよく、その極端な例として、図面に示さ
れるごとく、第1の電極(37)の内部に入ってしまっ
てもよい。さらにこのパターニングは第1図(B)に示
される如き側面(8)を露呈させても、またこの導電膜
(2)をパターニングすることなく、第1の電極の表面
(第1図(14)の如き)を露呈させてもよい。
The formation of the second opening (18) thus exposed the side surfaces (8) and (9) of the first electrode. The side surface (9) of this second open groove may be on the left side of the side surface (16) of the first electrode (37'); as an extreme example, as shown in the drawing, the side surface (9) of the first electrode (37') ). Furthermore, this patterning can be carried out without exposing the side surface (8) as shown in FIG. 1(B) or without patterning the conductive film (2). (such as) may be exposed.

この後、金属マスクを用い第2の電極を透光性導電膜に
より形成した。即ち、この第2の電極は透光性導電膜(
23)を300〜1400人例えばITO(酸化インジ
ューム・スズ)、InzOs(酸化インジューム)。
Thereafter, a second electrode was formed using a transparent conductive film using a metal mask. That is, this second electrode is a transparent conductive film (
23) for 300 to 1,400 people, such as ITO (indium tin oxide), InzOs (indium oxide).

Snow(酸化スズ)、ITN(窒化インジューム・ス
ズ)(窒化インジュームと窒化スズとの混合体)で形成
した。
It was formed from Snow (tin oxide) and ITN (indium tin nitride) (a mixture of indium nitride and tin nitride).

これらは開溝(20)には導電膜が形成されないよう、
予め金属マスクをこの第3図(B)の半導体上に配設し
、この後スパッタ法、電子ビーム蒸着法またはプラズマ
CVD法を用い、半導体層を劣化させない300℃以下
の温度で透光性導電膜を形成させた。
These are designed to prevent a conductive film from being formed in the open groove (20).
A metal mask is placed on the semiconductor shown in FIG. 3(B) in advance, and then a transparent conductive layer is formed using a sputtering method, an electron beam evaporation method, or a plasma CVD method at a temperature of 300° C. or less without deteriorating the semiconductor layer. A film was formed.

かくして第3図(C)に示される如く、複数の素子(3
1) 、 (11)を連結部(12)で直列接続する光
電変換装置を作ることができた。
Thus, as shown in FIG. 3(C), a plurality of elements (3
We were able to create a photoelectric conversion device in which 1) and (11) were connected in series at the connecting part (12).

第3図(D)はさらに本発明を光電変換装置として完成
させんとしたものである。即ち、これらにポリイミド、
ポリアミド、カプトンまたはエポキシ等の有機樹脂(2
2)を充填した。
FIG. 3(D) shows an attempt to further complete the present invention as a photoelectric conversion device. That is, polyimide,
Organic resins such as polyamide, kapton or epoxy (2
2) was filled.

かくして照射光(10)に対しこの実施例のごとき基板
(10cm X 10cm)で集積化させた光電変換装
置パネルにて八Ml (100mW/cm”)を照射し
た場合、開放電圧  11.30V 曲線因子  0.626 短絡電流  79.4 mA 電流密度  17.31mA/cm” 変換効率  8.16χ の出力を有せしめることができた。
Thus, when the irradiation light (10) is irradiated with 8 Ml (100 mW/cm") from a photoelectric conversion device panel integrated with a substrate (10 cm x 10 cm) as in this example, the open circuit voltage is 11.30 V, and the fill factor is 11.30 V. It was possible to provide an output of 0.626 short circuit current 79.4 mA, current density 17.31 mA/cm", and conversion efficiency 8.16x.

しかし、まったく同じ工程を用いつつも第3図(B)の
本発明の有機樹脂を充填する工程のみを省略すると、以
下の変換効率しか得られない。即ち、開放電圧  6.
54V 曲線因子  0.368 短絡電流  75.69mA 変換効率  3.48χ これらより本発明のピンホールに有機樹脂を充填するこ
とはいかに有効であるかがわかる。
However, if the exact same steps are used but only the step of filling the organic resin of the present invention shown in FIG. 3(B) is omitted, only the following conversion efficiency can be obtained. That is, open circuit voltage 6.
54V Fill factor: 0.368 Short-circuit current: 75.69mA Conversion efficiency: 3.48χ These show how effective it is to fill the pinholes of the present invention with organic resin.

第4図は本発明と従来例との信転性テス) (150℃
、大気中高温放置条件)の比較をしたものである。
Figure 4 shows the reliability test of the present invention and the conventional example.
, conditions of high temperature storage in the atmosphere).

第4図における曲線(25)は従来より公知の第1図の
構成であり、裏面電極は半導体にアルミニュームが密接
する構造を有し、かつその連結部は酸化スズ−アルミニ
ュームコンタクト方式である。
The curve (25) in FIG. 4 is the conventionally known configuration shown in FIG. 1, in which the back electrode has a structure in which aluminum is in close contact with the semiconductor, and the connection portion is a tin oxide-aluminum contact method. .

この構成はコンタクト部にて酸化アルミニュームが形成
され、さらにアルミニューム自体がN型半導体とも反応
する。このため、わずか数時間で初期値の50%以下に
まで下がってしまう。
In this structure, aluminum oxide is formed at the contact portion, and the aluminum itself also reacts with the N-type semiconductor. As a result, it drops to less than 50% of its initial value in just a few hours.

また曲線(26)は実施例1の構造の光電変換装置の信
頼性特性である。裏面電極としてITO−アルミニュー
ムの2層膜とした場合である。この場合、コンタクトは
酸化物(酸化スズ)−酸化物(ITO)コンタクトとな
り、コンタクト部の信頼性は優れたものであった。
Further, the curve (26) is the reliability characteristic of the photoelectric conversion device having the structure of Example 1. This is a case where a two-layer film of ITO and aluminum is used as the back electrode. In this case, the contact was an oxide (tin oxide)-oxide (ITO) contact, and the reliability of the contact portion was excellent.

曲線(27)は実施例2の光電変換装置の構造であって
、実施例1と同様に良好な信顛性特性が得られた。
Curve (27) shows the structure of the photoelectric conversion device of Example 2, and similar to Example 1, good reliability characteristics were obtained.

さらに重要なことは、本発明のピンホールに絶縁物を充
填することにより初期状態における光電変換装置のサン
プル間でのバラツキが少なく、製造歩留りが大きいとい
う特徴を有する。例えば、10CIl1口を10枚作っ
てもそのσ(分散)は0.27を得ることができる。
More importantly, by filling the pinholes of the present invention with an insulator, there is little variation among samples of photoelectric conversion devices in the initial state, and the manufacturing yield is high. For example, even if 10 pieces of 10CIl are made, the σ (dispersion) can be obtained as 0.27.

有機樹脂モールド(22)は引き出し電極(5)固定用
に覆われており、さらにこのパネル例えば40cmX 
20cm、 60cm X 40cmまたは120cm
 X40cmが6ケ、2ケまたは1ケアルミサツシ枠に
よりパッケージされ、120cm X 40cmのNE
DO規格のパネルを設けることが可能である。
The organic resin mold (22) is covered for fixing the extraction electrode (5), and this panel is, for example, 40 cm
20cm, 60cm x 40cm or 120cm
x40cm packaged with 6 pieces, 2 pieces or 1 piece aluminum sash frame, 120cm x 40cm NE
It is possible to provide DO standard panels.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の光電変換装置の縦断面図である。 第2図、第3図は本発明の光電変換装置の製造工程を示
す縦断面図である。 第4図は本発明と従来例の光電変換装置の信鯨性特性例
である。
FIG. 1 is a longitudinal sectional view of a conventional photoelectric conversion device. FIGS. 2 and 3 are longitudinal sectional views showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 4 shows an example of reliability characteristics of photoelectric conversion devices of the present invention and a conventional example.

Claims (1)

【特許請求の範囲】 1、絶縁表面を有する基板上に第1の電極を形成する工
程と、該電極上に空孔またはピンホールを有する非単結
晶半導体を形成する工程と、前記空孔またはピンホール
内部を含む該半導体上に感光性有機樹脂を形成する工程
と、前記感光性有機樹脂側より光照射を行い、前記空孔
またはピンホールに充填された有機樹脂を固定せしめる
工程と、固定していない有機樹脂を除去する工程と、前
記半導体上に第2の電極を形成する工程とを有せしめる
ことにより前記半導体の空孔またはピンホールに誘起樹
脂絶縁物を充填することを特徴とする光電変換装置作製
方法。 2、特許請求の範囲第1項において、半導体表面上に形
成された有機樹脂は光照射により非固定化し、かつ空穴
またはピンホール内部に充填された有機樹脂は固定化さ
れるべく前記有機樹脂に光照射がなされたことを特徴と
する光電変換装置作製方法。 3、特許請求の範囲第1項において、第2の電極は透光
性導電膜または該導電膜上に金属膜が形成されたことを
特徴とする光電変換装置作製方法。
[Claims] 1. A step of forming a first electrode on a substrate having an insulating surface, a step of forming a non-single crystal semiconductor having holes or pinholes on the electrode, and a step of forming a non-single crystal semiconductor having holes or pinholes on the electrode; a step of forming a photosensitive organic resin on the semiconductor including the inside of the pinhole; a step of irradiating light from the photosensitive organic resin side to fix the organic resin filled in the hole or pinhole; and fixing. The pores or pinholes of the semiconductor are filled with an induced resin insulator by the steps of removing unused organic resin and forming a second electrode on the semiconductor. Method for manufacturing a photoelectric conversion device. 2. In claim 1, the organic resin formed on the semiconductor surface is non-immobilized by light irradiation, and the organic resin filled in the cavity or pinhole is immobilized by the organic resin. 1. A method for producing a photoelectric conversion device, characterized in that a photoelectric conversion device is irradiated with light. 3. The method for manufacturing a photoelectric conversion device according to claim 1, wherein the second electrode is a transparent conductive film or a metal film is formed on the conductive film.
JP60209596A 1985-09-21 1985-09-21 Manufacture of photoelectric conversion device Granted JPS6269566A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60209596A JPS6269566A (en) 1985-09-21 1985-09-21 Manufacture of photoelectric conversion device
AU62912/86A AU583423B2 (en) 1985-09-21 1986-09-18 Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
US07/082,115 US4812415A (en) 1985-09-21 1987-08-06 Method for making semiconductor device free from electrical short circuits through a semiconductor layer
US07/464,567 US5089426A (en) 1985-09-21 1990-01-16 Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209596A JPS6269566A (en) 1985-09-21 1985-09-21 Manufacture of photoelectric conversion device

Publications (2)

Publication Number Publication Date
JPS6269566A true JPS6269566A (en) 1987-03-30
JPH0558585B2 JPH0558585B2 (en) 1993-08-26

Family

ID=16575441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209596A Granted JPS6269566A (en) 1985-09-21 1985-09-21 Manufacture of photoelectric conversion device

Country Status (1)

Country Link
JP (1) JPS6269566A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019208A (en) * 2010-06-09 2012-01-26 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and its manufacturing method
ITMI20112296A1 (en) * 2011-12-16 2013-06-17 St Microelectronics Srl ENCAPSULATED FLEXIBLE ELECTRONIC DEVICE AND ITS MANUFACTURING METHOD
US9214587B2 (en) 2010-08-19 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion module and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737876U (en) * 1993-12-21 1995-07-14 太田 隆治 Bicycle luggage equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019208A (en) * 2010-06-09 2012-01-26 Semiconductor Energy Lab Co Ltd Photoelectric conversion device and its manufacturing method
US9214587B2 (en) 2010-08-19 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion module and manufacturing method thereof
ITMI20112296A1 (en) * 2011-12-16 2013-06-17 St Microelectronics Srl ENCAPSULATED FLEXIBLE ELECTRONIC DEVICE AND ITS MANUFACTURING METHOD
US10910510B2 (en) 2011-12-16 2021-02-02 Stmicroelectronics S.R.L. Encapsulated flexible electronic device, and corresponding manufacturing method

Also Published As

Publication number Publication date
JPH0558585B2 (en) 1993-08-26

Similar Documents

Publication Publication Date Title
US4517403A (en) Series connected solar cells and method of formation
EP0213910B1 (en) Method of manufacturing a semiconductor device free from the current leakage through a semi-conductor layer
US5089426A (en) Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation
US4725558A (en) Semiconductor defects curing method and apparatus
JPS63232376A (en) Manufacture of photovoltaic device
EP0187535A2 (en) Electronic device and its manufacturing method
JP2001266654A (en) Transparent electrode and its patterning method and method of manufacturing semiconductor element using the same
JPS6269566A (en) Manufacture of photoelectric conversion device
JPH0225079A (en) Amorphous semiconductor solar cell
JP3133494B2 (en) Photovoltaic element
EP0060487A1 (en) Plugged pinhole thin film and method of making same
JP2000261009A (en) Integrated photovoltaic device
JPS6043869A (en) Semiconductor device
US5458695A (en) Solar cell and process for fabricating the same
JPS5996778A (en) Manufacture of photoelectric conversion device
JPS6254478A (en) Optoelectric transducer
JPS6269565A (en) Photoelectric conversion device
JP3332487B2 (en) Method for manufacturing photovoltaic device
JP2000261010A (en) Photovoltaic device
JPH02224278A (en) Manufacture of photovoltaic device
CN110534585B (en) Solar cell and manufacturing method thereof
JPH0521890Y2 (en)
JPS61163671A (en) Thin-film solar cell
JP3294474B2 (en) Solar cell, solar cell module, and method of manufacturing solar cell
JPS6240871B2 (en)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term