JPS6269565A - Photoelectric conversion device - Google Patents

Photoelectric conversion device

Info

Publication number
JPS6269565A
JPS6269565A JP60209595A JP20959585A JPS6269565A JP S6269565 A JPS6269565 A JP S6269565A JP 60209595 A JP60209595 A JP 60209595A JP 20959585 A JP20959585 A JP 20959585A JP S6269565 A JPS6269565 A JP S6269565A
Authority
JP
Japan
Prior art keywords
semiconductor
pinholes
photoelectric conversion
organic resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60209595A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Kunio Suzuki
邦夫 鈴木
Mikio Kanehana
金花 美樹雄
Takeshi Fukada
武 深田
Masayoshi Abe
阿部 雅芳
Ippei Kobayashi
一平 小林
Katsuhiko Shibata
克彦 柴田
Masato Usuda
真人 薄田
Susumu Nagayama
永山 進
Kaoru Koyanagi
小柳 かおる
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60209595A priority Critical patent/JPS6269565A/en
Priority to AU62912/86A priority patent/AU583423B2/en
Publication of JPS6269565A publication Critical patent/JPS6269565A/en
Priority to US07/082,115 priority patent/US4812415A/en
Priority to US07/464,567 priority patent/US5089426A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PURPOSE:To prevent short circuits or leakage of electrodes on the upper and lower sides of a semiconductor, by selectively filling an insulating material only into pinholes and the like. CONSTITUTION:A light transmitting conducting film is formed on a non-light transmitting substrate. Then, a non-single crystal semiconductor layer 3, which has a P-N junction or a PIN junction is formed on the entire surface with the same film thickness in a texture structure having the flat surface or irregularities. In forming a film however, many vacant holes 6 and pinholes 6' are formed due to attachment of flakes and removal of the flakes when the film is separated. A light sensitive organic resin is applied on the semiconductor as a coat. At this time the organic resin is made to enter into the pinholes and the like sufficiently. Thereafter, the entire body is rinsed.

Description

【発明の詳細な説明】 この発明は、光起電力を発生させるアモルファス半導体
を含む非単結晶半導体を用いた光電変換装置において、
非単結晶半導体の形成の際、この半導体内に不本意に形
成されてしまう空孔またはピンホールに対し絶縁物を充
填し、表面電極と裏面電極とがかかる空孔またはピンホ
ール(以下ピンホールという)により互いにショートま
たは弱リーク状態になることを阻止した光電変換装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a photoelectric conversion device using a non-single crystal semiconductor including an amorphous semiconductor that generates photovoltaic force.
When forming a non-single crystal semiconductor, holes or pinholes that are inadvertently formed in the semiconductor are filled with an insulator, and the holes or pinholes (hereinafter referred to as pinholes) where the front and back electrodes are formed are filled with an insulator. It relates to a photoelectric conversion device that prevents mutual short-circuiting or weak leakage due to the above-mentioned photoelectric conversion devices.

この発明は非透光性基板を用い、好ましくは金属箔上に
絶縁膜が設けられた基板上に集積化された光電変換装置
を設ける構造において、上下の電極がショートまたはリ
ークしてしまうピンホールを何等のフォトマスクを用い
ることなく選択的に有機樹脂を充填したことを特徴とす
る。
This invention uses a non-light-transmitting substrate, preferably in a structure in which an integrated photoelectric conversion device is provided on a substrate with an insulating film provided on a metal foil, and pinholes that may cause short-circuits or leaks between upper and lower electrodes. is characterized in that it is selectively filled with an organic resin without using any photomask.

そしてこの光電変換装置の長期間の使用において、裏面
電極の材料が少しづつピンホールより半導体内部に含浸
し、上下圧いの電極間でショートしてしまうことを防ぎ
、ひいては光電変換装置の変換効率の低下を防止するも
のである。
During long-term use of this photoelectric conversion device, the material of the back electrode gradually impregnates inside the semiconductor through the pinholes, preventing short circuits between electrodes with high voltages above and below, and ultimately improving the conversion efficiency of the photoelectric conversion device. This prevents a decrease in

本発明は特に絶縁層表面が光閉じ込め効果を求めること
により、凹凸構造を有する場合、非単結晶半導体表面も
凹凸構造とさせることができる。
In the present invention, in particular, when the surface of an insulating layer has an uneven structure by seeking an optical confinement effect, the surface of a non-single crystal semiconductor can also have an uneven structure.

しかしかかる凹凸構造を有しめると、特に非単結晶半導
体の被膜形成の際、粒界ができ、ピンホール、空穴が多
く出来る。本発明はかかる構造に特に有効である。
However, when such an uneven structure is provided, grain boundaries are formed, and many pinholes and voids are formed, especially when forming a film of a non-single crystal semiconductor. The present invention is particularly effective for such structures.

従来、光電変換装置(以下単に装置という)即ち同一基
板」−に複数の素子を配置し、それを集積化またはハイ
ブリッド化した装置は、例えば特開昭55−4994.
特開昭55−1.24274更に本発明人の出願になる
特願昭54−90097/90098/90099 (
昭和54.7.16出願)等が知られている。
Conventionally, a photoelectric conversion device (hereinafter simply referred to as a device), that is, a device in which a plurality of elements are arranged on the same substrate and integrated or hybridized, is disclosed in, for example, Japanese Patent Application Laid-Open No. 55-4994.
Japanese Patent Application Laid-Open No. 55-1.24274 and Japanese Patent Application No. 54-90097/90098/90099 filed by the present inventor (
(filed on July 16, 1982), etc. are known.

従来の発明として、第1図にマスク合わせ方式により作
られた光電変換装置の縦断面図を示す。
As a conventional invention, FIG. 1 shows a vertical cross-sectional view of a photoelectric conversion device manufactured by a mask alignment method.

図面において透光性基板(例えばガラス板)(1)上に
第1の電極を構成する透光性導電膜(CTFと略記する
)(2)を第1の金属マスクを用いた合わせ工程により
選択的に形成させる。更に半導体層(3)を第2の金属
マスクを用いた合わせ工程により同様に選択的に形成す
る。さらに第3の金属のマスクを用いた合わせ工程によ
りアルミニュームよりなる第2の電極(4)が設けられ
ている。
In the drawing, a transparent conductive film (abbreviated as CTF) (2) constituting the first electrode is selected on a transparent substrate (for example, a glass plate) (1) by an alignment process using a first metal mask. to form. Further, a semiconductor layer (3) is selectively formed in the same manner by an alignment process using a second metal mask. Further, a second electrode (4) made of aluminum is provided by an alignment process using a third metal mask.

第1図において、素子(11) 、 (31)との間に
連結部(12)を有し1、連結部ではCTFの一方の側
面(16)を半導体層(3)が覆い、他方のCTPの表
面(14)を半導体層(3)が覆わないようにする。更
に第1の酸化物電極(37)と第2のアルミニューム電
極(38)は、コンタクト(14)で電気的に連結させ
ている。
In FIG. 1, there is a connecting part (12) between the elements (11) and (31), and in the connecting part, one side surface (16) of the CTF is covered with a semiconductor layer (3), and the other CTP is covered with a semiconductor layer (3). The semiconductor layer (3) is made not to cover the surface (14) of the semiconductor layer (3). Further, the first oxide electrode (37) and the second aluminum electrode (38) are electrically connected through a contact (14).

この従来例ではアルミニューム(4)が半導体(3)と
反応して、この集積化された光電変換装置を150℃で
放置すると、その特性は第3図曲線(25)に示した如
く数十時間で劣化してしまった。そのため屋外での実使
用にはまったく不適当な電極でしがなかった。
In this conventional example, aluminum (4) reacts with semiconductor (3), and when this integrated photoelectric conversion device is left at 150°C, its characteristics change to several tens of degrees as shown in curve (25) in Figure 3. It has deteriorated over time. Therefore, the electrode was completely unsuitable for actual outdoor use.

このため、かかる熱的信頼性を向上させるため、裏面の
アルミニューム電極の下側に透光性導電膜例えばITO
(酸化インジューム・スズ)を介在せしめ、半導体上に
ITOを設け、さらにその上にアルミニュームを設ける
2層構造が知られている。
Therefore, in order to improve such thermal reliability, a transparent conductive film such as ITO is placed under the aluminum electrode on the back surface.
A two-layer structure is known in which ITO (indium tin oxide) is provided on a semiconductor, and aluminum is further provided on top of the ITO.

かかる構造とすると熱的な信頼性はITOがアルミニュ
ームが半導体と反応してしまうことを防ぐことができる
ため、格段に向上させることができる。
With such a structure, thermal reliability can be significantly improved because ITO can prevent aluminum from reacting with the semiconductor.

しかしこの透光性導電膜はこの導電膜の形成の際、まわ
りごみが強いため、半導体内に空穴やピンホール等が不
本位に形成されているとこのピンホールの内部にまで入
ってしまい、下側の第1の電極とこの上側の第2の電極
との間でショートまたはリークをおこし、実用化は不可
能であった。
However, when forming this conductive film, this light-transmitting conductive film has a strong tendency to attract foreign particles, so if voids or pinholes are formed in the semiconductor, they may get inside the pinholes. However, a short circuit or a leak occurred between the first electrode on the lower side and the second electrode on the upper side, making it impossible to put it into practical use.

このため、従来はこの非単結晶半導体の形成において、
ピンホールや空穴が存在しにくい小面積の光電変換装置
、例えば1cmX4cmにおいてのみ実用化が可能であ
り、10cm X 10cmまたはそれ以上の大面積の
光電変換装置は必ずこの空穴、ピンホールが存在するた
め、かかる構造を応用することは不可能であった。
For this reason, conventionally in the formation of this non-single crystal semiconductor,
It can only be put to practical use in small-area photoelectric conversion devices, such as 1 cm x 4 cm, in which pinholes and voids are difficult to exist, and photoelectric conversion devices with large areas such as 10 cm x 10 cm or more always have voids and pinholes. Therefore, it was impossible to apply such a structure.

このことは、本発明構造である非透光性基板を用い、そ
の上方より第2の電極を有して光が照射される(第1図
における光(10)が上方より入射する)構造において
も同様に重大な欠点である。
This is true in a structure in which a non-light-transmitting substrate having the structure of the present invention is used and light is irradiated from above with a second electrode (light (10) in FIG. 1 is incident from above). is also a serious drawback.

特にこの場合、第2の電極はITOのみで構成されるた
め、同様にピンホールでショートがおきてしまうからで
ある。
Particularly in this case, since the second electrode is made of only ITO, short circuits may occur due to pinholes as well.

本発明はかかる問題点を工業的に解くきわめて有効な手
段を提供する。
The present invention provides extremely effective means for industrially solving these problems.

即ち、このピンホール等に対してのみ選択的に絶縁物で
充填させることにより、下側の第1の電極と半導体の上
側の第2の電極とがたとえまわりごみの強い透光性導電
膜を用いてもお互いがショートまたはリークしてしまう
ことを防止することが本発明の目的であり、以下にその
実施例を示す。
In other words, by selectively filling only these pinholes with an insulating material, the first electrode on the lower side and the second electrode on the upper side of the semiconductor can be connected even if the transparent conductive film has strong dust. The purpose of the present invention is to prevent short-circuiting or leakage even when used, and examples thereof will be shown below.

実施例1 第2図は本発明の製造工程を示す縦断面図である。Example 1 FIG. 2 is a longitudinal sectional view showing the manufacturing process of the present invention.

第2図(^)において、厚さ10〜100μの導電性ス
テンレス箔(40)上に耐熱性有機樹脂またはホーロー
等の無機絶縁膜(41)が形成された絶縁表面を有する
非透光性基板(図面では10cm X 10cmの基板
を用いた)を用いた。更にこの上面に全面にわたって下
側電極用導電膜、例えば、クロム(200人)。
In Fig. 2 (^), a non-light-transmitting substrate has an insulating surface in which an inorganic insulating film (41) such as a heat-resistant organic resin or enamel is formed on a conductive stainless steel foil (40) with a thickness of 10 to 100 μm. (A 10 cm x 10 cm substrate was used in the drawing). Furthermore, a conductive film for the lower electrode, for example, chromium (200 people) is applied to the entire upper surface.

アルミニューム(1500人)+5nOz(200〜4
00人)、アルミニューム(1500人MSnJ4(5
00人)またはハロゲン元素が添加された酸化スズまた
は窒化スズを主成分とする透光性導電膜(1500〜2
00OA、)を真空蒸着法、LPCVD法、プラズマC
VD法、スプレー法またはスパッタ法により形成させた
Aluminum (1500 people) + 5nOz (200~4
00 people), aluminum (1500 people MSnJ4 (5
00 people) or a transparent conductive film whose main component is tin oxide or tin nitride added with a halogen element (1500~2
00OA,) by vacuum evaporation method, LPCVD method, plasma C
It was formed by a VD method, a spray method, or a sputtering method.

この後マイクロコンピュータを制御してYAG レーザ
加工機(波長1.06μまたは0.53μ)により照射
しバターニング用開溝(13)を形成させた。
Thereafter, under the control of a microcomputer, irradiation was performed using a YAG laser processing machine (wavelength: 1.06μ or 0.53μ) to form patterning grooves (13).

バターニングにより形成された開講は、巾約5071長
さ]、Ocmとし、各素子(31) 、 (11)を構
成する巾は10〜20mmとした。かくして第1の電極
を構成する導電@(2)を切断分離して開講を形成した
。この後この上面にプラズマCVD法または光CVD法
によりPNまたはPIN接合を有する非単結晶半導体層
を0.2〜1.0 μ代表的には0.5〜0.7 μの
厚さに形成させた。その代表例はN型半導体(200〜
500人)l型アモルファスまたはセミアモルファスシ
リコン半導体(0,4〜0.9 μ)−P型半導体(S
 1 n C1−xX=50〜150 人)を有する半
導体よりなる1つのNIP接合を有する非単結晶半導体
とした。
The opening formed by patterning had a width of approximately 5071 cm and a length of approximately 5071 Ocm, and the width of each element (31) and (11) was 10 to 20 mm. In this way, the conductive layer (2) constituting the first electrode was cut and separated to form an opening. Thereafter, a non-single crystal semiconductor layer having a PN or PIN junction is formed on the upper surface by plasma CVD or photoCVD to a thickness of 0.2 to 1.0 μm, typically 0.5 to 0.7 μm. I let it happen. A typical example is an N-type semiconductor (200~
500 people) L-type amorphous or semi-amorphous silicon semiconductor (0.4-0.9 μ) - P-type semiconductor (S
A non-single crystal semiconductor having one NIP junction was made of a semiconductor having 1 n C1-x

またはN型半導体(300〜1000人)−I型5ix
Ge+−x(0<X<1)アモルファス半導体−P型5
ixC+−X半導体−N型シリコン半導体−I型アモル
ファスSt半導体−P型5IXC+−x (0<X<1
)半導体(50〜200人)よりなるタンデム型のNI
PNIP・・・NIP接合の半導体でもよい。
or N-type semiconductor (300-1000 people) - I-type 5ix
Ge+-x (0<X<1) amorphous semiconductor-P type 5
ixC+-X semiconductor - N-type silicon semiconductor - I-type amorphous St semiconductor - P-type 5IXC+-x (0<X<1
) Tandem-type NI consisting of semiconductors (50 to 200 people)
PNIP...A NIP junction semiconductor may be used.

かかる非単結晶半導体層(3)を全面に均一の膜厚で平
坦または凹凸を有するテクスチャー構造で形成させた。
The non-single crystal semiconductor layer (3) was formed to have a uniform thickness over the entire surface and to have a flat or uneven texture structure.

しかしこの半導体には、被膜形成時にフレーク(雪片)
が付着し、被膜形成後離脱する等の理由により空孔(6
)、ピンホール(6゛)が多数不本意に存在してしまう
。その数は1.00倍の顕微鏡で10視野に対し絶縁物
を選択的に充填した。その作業を以下に示す。
However, this semiconductor has flakes (snowflakes) during film formation.
Pores (6
), many pinholes (6゛) are present unintentionally. The insulator was selectively filled in 10 fields of view using a microscope with a magnification of 1.00. The work is shown below.

第2図(八)に示した半導体を形成した後、この半導体
」二に感光性有機樹脂をコートした。この時、この有機
樹脂が十分ピンホール等の内部に含浸するように注意し
た。この感光性有機樹脂はフォトレジスト例えば東京応
化より販売されている0FPR−800等のポジ型のフ
ォトレジストを用いた。
After forming the semiconductor shown in FIG. 2 (8), this semiconductor was coated with a photosensitive organic resin. At this time, care was taken to ensure that the organic resin sufficiently impregnated into the pinholes and the like. As the photosensitive organic resin, a positive type photoresist such as 0FPR-800 sold by Tokyo Ohka Co., Ltd. was used.

この感光性有機樹脂をこの半導体上の全面にスピナー、
コータまたはスプレー法により0.1〜5μの厚さに形
成する。この時、半導体の裏面側に形成される感光性有
機樹脂はより少なくしてピンホール等への充填をより十
分に行わしめることが重要である。例えばスピナーを用
いる場合はレジストを50Orpm 5秒、200Or
pm 30秒の条件下で塗布した。さらにこの塗布させ
た有機樹脂膜にプリベーク(85℃、40時間)を行っ
た。さらに現像工程として、このレジスト側より紫外光
(波長300〜400nm) (17)を照射し、この
感光性有機樹脂のうちピンホール等に充填されている有
機樹脂を固定化し、更に半導体表面上の有機樹脂を非固
定化するべく感光させた。この条件は0FPR−800
を用いる(Q) 場合は紫外光は6mW/cm” 5秒間行い、さらに所
定の現像工程を経た。
Apply this photosensitive organic resin to the entire surface of the semiconductor using a spinner.
It is formed to a thickness of 0.1 to 5 μm using a coater or spray method. At this time, it is important to reduce the amount of photosensitive organic resin formed on the back side of the semiconductor so that pinholes and the like can be more fully filled. For example, when using a spinner, resist the resist at 50Orpm for 5 seconds and 200Orpm.
Coating was carried out under conditions of 30 seconds at pm. Further, the applied organic resin film was prebaked (85° C., 40 hours). Furthermore, as a development process, ultraviolet light (wavelength 300-400 nm) (17) is irradiated from the resist side to immobilize the organic resin filled in the pinholes etc. of this photosensitive organic resin, and further to fix the organic resin filled in the pinholes etc. It was exposed to light in order to unimmobilize the organic resin. This condition is 0FPR-800
In the case of using (Q), ultraviolet light was applied at 6 mW/cm'' for 5 seconds, and a predetermined development process was performed.

さらにこの後これら全体を公知の方法でリンス(純水で
10分間)をした。するとピンホール(6)。
Furthermore, the whole was rinsed (with pure water for 10 minutes) by a known method. Then there is a pinhole (6).

(6゛)内に固定した有機樹脂膜以外の非固定化した有
機樹脂を溶去することができる。即ち、半導体(3)上
の有機樹脂をすべて除去できる。さらに、ポストベーク
(150℃1時間)を行い、感光したピンホール内部に
充填された有機樹脂(7) 、 (7’ )を化学的に
安定化させた。すると第2図(B)に示す如く、ピンホ
ール(6) 、 (6’)の部分のみに選択的に有機樹
脂絶縁物(7)、(7’)を充填することができる。
Non-immobilized organic resin other than the organic resin film fixed within (6゛) can be dissolved away. That is, all the organic resin on the semiconductor (3) can be removed. Furthermore, post-baking (150°C for 1 hour) was performed to chemically stabilize the organic resins (7) and (7') filled inside the exposed pinholes. Then, as shown in FIG. 2(B), only the pinholes (6) and (6') can be selectively filled with the organic resin insulators (7) and (7').

かくして、第2図(B)に示す如く、ピンホール(6)
 、 (6”)の部分のみに選択的に有機樹脂絶縁物(
7)。
Thus, as shown in Figure 2 (B), the pinhole (6)
, organic resin insulator (
7).

(7°)を充填することができる。(7°) can be filled.

そしてこの絶縁物の上面は半導体の上面と概略一致また
は少な目(ポストキュアでの体積収縮等による)に充填
することができる。
The upper surface of this insulator can be filled so as to be approximately coincident with the upper surface of the semiconductor or to a lesser extent (due to volume contraction during post-curing, etc.).

さらに次の工程として第2図(B)に示す如く、第1の
開溝(13)の左方向に第2の開講(18)を第2のレ
ーザスクライブ工程により形成させた。このレーザスク
ライブはこの基板(1)の上方向からの照射で行った。
Furthermore, as a next step, as shown in FIG. 2(B), a second groove (18) was formed to the left of the first groove (13) by a second laser scribing process. This laser scribing was performed by irradiating the substrate (1) from above.

かくして第2の開溝(18)の形成により第1の電極の
側面(8) 、 (9)を露呈させた。この第2の開溝
の側面(9)は第1の電極(37’)の側面(16)よ
り左側であればよく、その極端な例として、図面に示さ
れるごとく、第1の電極(37)の内部に入ってしまっ
てもよい。さらにこのパターニングは第1図(B)に示
される如き側面(8)を露呈させても、またこの導電膜
(2)をパターニングすることなく、第1の電極の表面
(第1図(14)の如き)を露呈させてもよい。
Thus, the side surfaces (8) and (9) of the first electrode were exposed by forming the second open groove (18). The side surface (9) of this second open groove may be on the left side of the side surface (16) of the first electrode (37'); as an extreme example, as shown in the drawing, the side surface (9) of the first electrode (37') ). Furthermore, this patterning can be carried out without exposing the side surface (8) as shown in FIG. 1(B) or without patterning the conductive film (2). (such as) may be exposed.

この後、金属マスクを用い第2の電極を透光性導電膜に
より形成した。即ち、この第2の電極は透光性導電膜(
23)を300〜1400人例えばITO(酸化インジ
ューム・スズ)、rngo3(酸化インジューム)。
Thereafter, a second electrode was formed using a transparent conductive film using a metal mask. That is, this second electrode is a transparent conductive film (
23) for 300 to 1400 people, such as ITO (indium tin oxide), rngo3 (indium oxide).

5nO2(酸化スズ)、ITN(窒化インジューム・ス
ズ)(窒化インジュームと窒化スズとの混合体)で形成
した。
It was formed from 5nO2 (tin oxide) and ITN (indium tin nitride) (a mixture of indium nitride and tin nitride).

これらは開溝(20)には導電膜が形成されないよう、
予め金属マスクをこの第2図(R)の半導体上に配設し
、この後スパッタ法、電子ビーム蒸着法またはプラズマ
CVD法を用い、半導体層を劣化させない300℃以下
の温度で透光性導電膜を形成させた。
These are designed to prevent a conductive film from being formed in the open groove (20).
A metal mask is placed on the semiconductor shown in FIG. 2 (R) in advance, and then a transparent conductive layer is formed using a sputtering method, an electron beam evaporation method, or a plasma CVD method at a temperature of 300° C. or less without deteriorating the semiconductor layer. A film was formed.

かくして第2図(C)に示される如く、複数の素子(3
1) 、 (11)を連結部(12)で直列接続する光
電変換装置を作ることができた。
Thus, as shown in FIG. 2(C), a plurality of elements (3
We were able to create a photoelectric conversion device in which 1) and (11) were connected in series at the connecting part (12).

第2図(D)はさらに本発明を光電変換装置として完成
させんとしたものである。即ち、これらにポリイミド、
ポリアミド、カプトンまたはエポキシ等の有機樹脂(2
2)を充填した。
FIG. 2(D) shows an attempt to further complete the present invention as a photoelectric conversion device. That is, polyimide,
Organic resins such as polyamide, kapton or epoxy (2
2) was filled.

かくして照射光(lO)に対しこの実施例のごとき基板
(10cllx locm)で集積化させた光電変換装
置パネルにて八Ml (100111W/cmz)を照
射した場合、開放電圧  11.30V 曲線因子  0.626 短絡電流  79.4 mA ゛ 電流密度  17.31mA/am”変換効率  
8.16χ の出力を有せしめることができた。
Thus, when the irradiation light (lO) is irradiated with 8 Ml (100111 W/cmz) using a photoelectric conversion device panel integrated with a substrate (10 cll x locm) as in this example, the open circuit voltage is 11.30 V and the fill factor is 0. 626 Short circuit current 79.4 mA ゛ Current density 17.31 mA/am” Conversion efficiency
It was possible to have an output of 8.16χ.

しかし、まったく同じ工程を用いつつも第2図(B)の
本発明の有機樹脂を充填する工程のみを省略すると、以
下の変換効率しか得られない。即ち、開放電圧  6.
54V 曲線因子  0.368 短絡電流  75.69mA 変換効率  3.48χ これらより本発明のピンホールに有機樹脂を充填する構
造を有することはいかに有効であるかがわかる。
However, if the exact same steps are used but only the step of filling the organic resin of the present invention shown in FIG. 2(B) is omitted, only the following conversion efficiency can be obtained. That is, open circuit voltage 6.
54V Fill factor: 0.368 Short circuit current: 75.69mA Conversion efficiency: 3.48χ From these results, it can be seen how effective it is to have a structure in which the pinholes of the present invention are filled with an organic resin.

第3図は本発明と従来例との信転性テス) (150℃
、大気中高温放置条件)の比較をしたものである。
Figure 3 shows the reliability test of the present invention and the conventional example.
, conditions of high temperature storage in the atmosphere).

第3図における曲線(25)は従来より公知の第1図の
構成であり、裏面電極は半導体にアルミニュームが密接
する構造を有し1.かつその連結部は酸化スズ−アルミ
ニュームコンタクト方式である。
The curve (25) in FIG. 3 is the conventionally known configuration shown in FIG. 1, in which the back electrode has a structure in which aluminum is closely attached to the semiconductor; The connection portion is of the tin oxide-aluminum contact type.

この構成はコンタクト部にて酸化アルミニュームが形成
され、さらにアルミニューム自体がN型半導体とも反応
する。このため、わずか数時間で初期値の50%以下に
まで下がってしまう。
In this structure, aluminum oxide is formed at the contact portion, and the aluminum itself also reacts with the N-type semiconductor. As a result, it drops to less than 50% of its initial value in just a few hours.

また曲線(26)は実施例1の構造の光電変換装置の信
幀性特性である。半導体上の第2電極としてITO膜と
した場合である。この場合、コンタクトは酸化物(酸化
スズ)−酸化物(ITO)コンタクトとなり、コンタク
ト部の信幀性は優れたものであった。
Further, the curve (26) is the reliability characteristic of the photoelectric conversion device having the structure of Example 1. This is a case where an ITO film is used as the second electrode on the semiconductor. In this case, the contact was an oxide (tin oxide)-oxide (ITO) contact, and the reliability of the contact portion was excellent.

さらに重要なことは、本発明のビンホー5ルに絶縁物を
充填することにより初期状態における光電変換装置のサ
ンプル間でのバラツキが少なく、製造歩留りが大きいと
いう特徴を有する。例えば、10clIIOを10枚作
ってもそのσ(分散)は0.27を得ることができる。
More importantly, by filling the binhole 5 of the present invention with an insulating material, there is little variation among samples of photoelectric conversion devices in the initial state, and the manufacturing yield is high. For example, even if 10 pieces of 10clIIO are made, the σ (variance) can be obtained as 0.27.

有機樹脂モールド(22)は引き出し電極(5)固定用
に覆われており、さらにこのパネル例えば40cIII
X 20cm、 60cm X 40cmまたは120
cm X 40cmが6ケ、2ケまたは1ケアルミサツ
シ枠によりパッケージされ、120c+m X 40c
蒙のNEDO規格のパネルを設けることが可能である。
The organic resin mold (22) is covered to fix the extraction electrode (5), and this panel is further
X 20cm, 60cm X 40cm or 120
cm x 40cm packaged with 6 pieces, 2 pieces or 1 piece aluminum sash frame, 120cm x 40cm
It is possible to provide a panel of the Mongolian NEDO standard.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の光電変換装置の縦断面図である。 第2図は本発明の光電変換装置の製造工程を示す縦断面
図である。 第3図は本発明と従来例の光電変換装置の信顧性特性例
である。
FIG. 1 is a longitudinal sectional view of a conventional photoelectric conversion device. FIG. 2 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 3 shows an example of reliability characteristics of photoelectric conversion devices of the present invention and a conventional example.

Claims (1)

【特許請求の範囲】 1、非透光性基板の絶縁表面上に第1の電極と、該電極
上に光起電力を発生させる非単結晶半導体とを有し、前
記非単結晶半導体に形成されている空孔またはピンホー
ルには有機樹脂絶縁物が充填され、前記非単結晶半導体
上には前記充填された絶縁物を覆って透光性の第2の電
極が設けられたことを特徴とする光電変換装置。 2、特許請求の範囲第1項において、金属箔上に絶縁層
を有する非透光性基板上には非単結晶半導体が設けられ
たことを特徴とする光電変換装置。 3、特許請求の範囲第2項において、絶縁層表面は凹凸
構造を有し、非単結晶半導体表面も凹凸構造を有するこ
とを特徴とする光電変換装置。
[Scope of Claims] 1. A first electrode on an insulating surface of a non-light-transmitting substrate, and a non-single-crystal semiconductor that generates a photovoltaic force on the electrode, and formed on the non-single-crystal semiconductor. The voids or pinholes are filled with an organic resin insulator, and a transparent second electrode is provided on the non-single crystal semiconductor to cover the filled insulator. Photoelectric conversion device. 2. A photoelectric conversion device according to claim 1, characterized in that a non-single crystal semiconductor is provided on a non-light-transmitting substrate having an insulating layer on a metal foil. 3. A photoelectric conversion device according to claim 2, wherein the surface of the insulating layer has an uneven structure, and the surface of the non-single crystal semiconductor also has an uneven structure.
JP60209595A 1985-09-21 1985-09-21 Photoelectric conversion device Pending JPS6269565A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60209595A JPS6269565A (en) 1985-09-21 1985-09-21 Photoelectric conversion device
AU62912/86A AU583423B2 (en) 1985-09-21 1986-09-18 Semiconductor device free from the electrical shortage through a semiconductor layer and method for manufacturing same
US07/082,115 US4812415A (en) 1985-09-21 1987-08-06 Method for making semiconductor device free from electrical short circuits through a semiconductor layer
US07/464,567 US5089426A (en) 1985-09-21 1990-01-16 Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209595A JPS6269565A (en) 1985-09-21 1985-09-21 Photoelectric conversion device

Publications (1)

Publication Number Publication Date
JPS6269565A true JPS6269565A (en) 1987-03-30

Family

ID=16575424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209595A Pending JPS6269565A (en) 1985-09-21 1985-09-21 Photoelectric conversion device

Country Status (1)

Country Link
JP (1) JPS6269565A (en)

Similar Documents

Publication Publication Date Title
US4937651A (en) Semiconductor device free from the current leakage through a semiconductor layer and method for manufacturing same
US5089426A (en) Method for manufacturing a semiconductor device free from electrical shortage due to pin-hole formation
EP0187535B1 (en) Electronic device and its manufacturing method
US4725558A (en) Semiconductor defects curing method and apparatus
US4689874A (en) Process for fabricating a thin-film solar battery
US4774193A (en) Method for avoiding shorts in the manufacture of layered electrical components
JPS5935489A (en) Manufacture of photo semiconductor device
JPS6269566A (en) Manufacture of photoelectric conversion device
JPS6269565A (en) Photoelectric conversion device
JP3133494B2 (en) Photovoltaic element
JPH0818091A (en) Semiconductor photoelectric transducer with plurality of photodiodes
EP0060487A1 (en) Plugged pinhole thin film and method of making same
JPS5996778A (en) Manufacture of photoelectric conversion device
JP3310370B2 (en) Amorphous solar cell and manufacturing method thereof
JPS6254478A (en) Optoelectric transducer
JPS6213829B2 (en)
JP3505201B2 (en) Method for manufacturing photovoltaic device
JPS6240871B2 (en)
JPS62108580A (en) Electric circuit device for manufacturing photoelectric conversion device
JPS62162368A (en) Fabrication of semiconductor device
JPH0521890Y2 (en)
KR0147488B1 (en) Method for forming contact hole
JPS6254479A (en) Preparation for photoelectric conversion device
JPS5996783A (en) Photoelectric conversion device
JPS59110175A (en) Manufacture of solar battery