JPS62161217A - Ｍｏｓトランジスタ回路 - Google Patents
Ｍｏｓトランジスタ回路Info
- Publication number
- JPS62161217A JPS62161217A JP61003797A JP379786A JPS62161217A JP S62161217 A JPS62161217 A JP S62161217A JP 61003797 A JP61003797 A JP 61003797A JP 379786 A JP379786 A JP 379786A JP S62161217 A JPS62161217 A JP S62161217A
- Authority
- JP
- Japan
- Prior art keywords
- bus signal
- electrode
- signal lines
- trs
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＭＯＳトランジスタ回路に関し、特にプリ
チャージ回路を持つＭＯＳトランジスタ回路の改良に関
するものである。
チャージ回路を持つＭＯＳトランジスタ回路の改良に関
するものである。
従来、この種の回路として第２図に示すものがあった。
図において、１〜８はバス信号線、０１〜Ｃ８はバス信
号ｖＡ１〜８の寄生コンデンサ、Ｔ２１〜Ｔ２８及びＴ
ｌｌ〜Ｔ１７はｐチャネルＭＯＳトランジスタ、９はク
ロック信号線である。
号ｖＡ１〜８の寄生コンデンサ、Ｔ２１〜Ｔ２８及びＴ
ｌｌ〜Ｔ１７はｐチャネルＭＯＳトランジスタ、９はク
ロック信号線である。
次に動作について説明する。
まず、あるプリチャージ期間〈１〉において、ＭＯＳト
ランジスタＴ２１〜Ｔ２８によりバス信号線１〜８がプ
ルアップされ、寄生コンデンサＣｌ−Ｃ８が充電される
。次に図示しないＭＯＳトランジスタ回路本体によるバ
スを用いたオペレーションの後、バス信号線１〜８のう
ち、例えば３゜６．７がプルダウンされて“Ｌ″レベル
なり、他の信号￥ｒＩＡ１，２，４，５．８が“Ｈ”レ
ベルのままであったとする。
ランジスタＴ２１〜Ｔ２８によりバス信号線１〜８がプ
ルアップされ、寄生コンデンサＣｌ−Ｃ８が充電される
。次に図示しないＭＯＳトランジスタ回路本体によるバ
スを用いたオペレーションの後、バス信号線１〜８のう
ち、例えば３゜６．７がプルダウンされて“Ｌ″レベル
なり、他の信号￥ｒＩＡ１，２，４，５．８が“Ｈ”レ
ベルのままであったとする。
次のプリチャージ期間く２〉では、放電された寄生コン
デンサＣ３，Ｃ６，Ｃ７はそれぞれプルアップ用トラン
ジスタＴ２３．Ｔ２６．Ｔ２７を通る経路のみならず、
例えばコンデンサＣ３の場合、トランジスタＴ２２．Ｔ
１２が直列につながった経路や、トランジスタＴ２４．
Ｔ１３が直列につながった経路、あるいはトランジスタ
Ｔ２１゜Ｔｌｌ、Ｔ１２が直列につながった経路の各経
路から充電される。この時、バス信号ｋｆＡ１〜８の各
々はトランジスタＴｌｌ〜Ｔ１７によって相互につなが
っており、すべて同電位になる。
デンサＣ３，Ｃ６，Ｃ７はそれぞれプルアップ用トラン
ジスタＴ２３．Ｔ２６．Ｔ２７を通る経路のみならず、
例えばコンデンサＣ３の場合、トランジスタＴ２２．Ｔ
１２が直列につながった経路や、トランジスタＴ２４．
Ｔ１３が直列につながった経路、あるいはトランジスタ
Ｔ２１゜Ｔｌｌ、Ｔ１２が直列につながった経路の各経
路から充電される。この時、バス信号ｋｆＡ１〜８の各
々はトランジスタＴｌｌ〜Ｔ１７によって相互につなが
っており、すべて同電位になる。
従来のＭＯＳトランジスタ回路のプリチャージ回路は以
上のように、バス信号線のプルアンプ用トランジスタが
ｐＭＯ３ｌ−ランジスタＴ２１〜Ｔ２８で構成されてお
り、バス信号線が電源と同電位にまでプルアップされる
ため、ディスチャージに時間がかかり、また消費電力も
大きいという問題点があった。
上のように、バス信号線のプルアンプ用トランジスタが
ｐＭＯ３ｌ−ランジスタＴ２１〜Ｔ２８で構成されてお
り、バス信号線が電源と同電位にまでプルアップされる
ため、ディスチャージに時間がかかり、また消費電力も
大きいという問題点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、電荷のディスチャージに要する
時間が短く、消費電力の少ないＭＯＳトランジスタ回路
を得ることを目的としている。
ためになされたもので、電荷のディスチャージに要する
時間が短く、消費電力の少ないＭＯＳトランジスタ回路
を得ることを目的としている。
この発明に係るＭＯＳｌ−ランジスタ回路は、第１導電
型の複数個の電界効果型半導体素子の第１の電極を電源
に、第２の電極を複数本のバス信号線に接続し、該第２
の電極のうちの少なくとも１個の電極と他の少なくとも
１個の電極との間を第２導電型の少なくとも１個の電界
効果型半導体素子を介して接続し、上記第１導電型の電
界効果型半導体素子として高しきい値のｎチャネルＭＯ
Ｓトランジスタを用いるようにしたものである。
型の複数個の電界効果型半導体素子の第１の電極を電源
に、第２の電極を複数本のバス信号線に接続し、該第２
の電極のうちの少なくとも１個の電極と他の少なくとも
１個の電極との間を第２導電型の少なくとも１個の電界
効果型半導体素子を介して接続し、上記第１導電型の電
界効果型半導体素子として高しきい値のｎチャネルＭＯ
Ｓトランジスタを用いるようにしたものである。
この発明においては、高しきい値の第１導電型の電界効
果型半導体素子がプルダウンされたバス信号線をプリチ
ャージするから、プルアップすべき電圧は電源電位とｉ
ｆ Ｍ ＯＳ トランジスタのしきい値との差のみとな
り、またプリチャージ時に第２導電型の電界効果型半導
体素子を介してもプルダウンされたバス信号線がプリチ
ャージされるから、電荷のディスチャージに要する時間
は小さい。
果型半導体素子がプルダウンされたバス信号線をプリチ
ャージするから、プルアップすべき電圧は電源電位とｉ
ｆ Ｍ ＯＳ トランジスタのしきい値との差のみとな
り、またプリチャージ時に第２導電型の電界効果型半導
体素子を介してもプルダウンされたバス信号線がプリチ
ャージされるから、電荷のディスチャージに要する時間
は小さい。
以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例によるＭＯＳｌ−ランジスク回路
を示し、図において、１〜８はバス信号線、Ｃｌ−Ｃ８
は寄生コンデンサ、Ｔ１〜Ｔ８はしきい値電圧ｖｔｈの
高いｎチャネルＭ ＯＳトランジスタ（第１導電型の電
界効果型半導体素子）、Ｔｌ１−Ｔ１７はｐチャネルＭ
Ｏ３トランジスタ（第２導電型の電界効果型半導体素子
）である。
図は本発明の一実施例によるＭＯＳｌ−ランジスク回路
を示し、図において、１〜８はバス信号線、Ｃｌ−Ｃ８
は寄生コンデンサ、Ｔ１〜Ｔ８はしきい値電圧ｖｔｈの
高いｎチャネルＭ ＯＳトランジスタ（第１導電型の電
界効果型半導体素子）、Ｔｌ１−Ｔ１７はｐチャネルＭ
Ｏ３トランジスタ（第２導電型の電界効果型半導体素子
）である。
次に動作について説明する。
まず、あるプリチャージ期間＜１＞において、ＭＯＳｌ
−ランジスタＴ１〜Ｔ８によりバス信号線１〜８がプル
アップされ、寄生コンデンサ０１〜Ｃ８が充電される。
−ランジスタＴ１〜Ｔ８によりバス信号線１〜８がプル
アップされ、寄生コンデンサ０１〜Ｃ８が充電される。
この時、バス信号線１〜８は電源電圧Ｖｃｃよりしきい
値電圧ｖｔｈだけ低い値になっている。次にバスを用い
たオペレーションの後、バス信号線１〜８のうち、例え
ば３，６゜７がプルダウンされてＬ”レベルになり、他
の１．２，４，５．８が“Ｈ”レベルのままであったと
する。
値電圧ｖｔｈだけ低い値になっている。次にバスを用い
たオペレーションの後、バス信号線１〜８のうち、例え
ば３，６゜７がプルダウンされてＬ”レベルになり、他
の１．２，４，５．８が“Ｈ”レベルのままであったと
する。
次のプリチャージ期間〈２〉では、放電された寄生コン
デンサＣ３，Ｃ’６．Ｃ７はそれぞれプルアンプ用トラ
ンジスタＴ３．Ｔ６．Ｔ７を介した経路のみならず、例
えばコンデンサＣ３の場合、トランジスタＴ２．Ｔ１２
が直列につながった経路や、トランジスタＴ４．Ｔ１３
が直列につながった経路、あるいはトランジスタＴｌ、
Ｔｌｌ。
デンサＣ３，Ｃ’６．Ｃ７はそれぞれプルアンプ用トラ
ンジスタＴ３．Ｔ６．Ｔ７を介した経路のみならず、例
えばコンデンサＣ３の場合、トランジスタＴ２．Ｔ１２
が直列につながった経路や、トランジスタＴ４．Ｔ１３
が直列につながった経路、あるいはトランジスタＴｌ、
Ｔｌｌ。
Ｔ１２が直列につながった経路の各経路から充電される
。この時、プリチャージによってバス信号線の電位が上
がるにつれ、ｎチャネルＭＯ３トランジスタＴ１〜Ｔ８
はＯＦＦに近い状態になるが、ｐチャネルＭＯ５トラン
ジスタＴｌｌ〜Ｔ１７はＯＮ状態になっており、プリチ
ャージの必要なバス信号線は、前回のバスを用いたオペ
レーションでディスチャージされなかったためプリチャ
ージの不必要なバス信号線からも電荷を供給されること
になり、プリチャージがより速く行なわれるとともにバ
ス信号線１〜８は従来のものよりも短時間のうちに同電
位になる。
。この時、プリチャージによってバス信号線の電位が上
がるにつれ、ｎチャネルＭＯ３トランジスタＴ１〜Ｔ８
はＯＦＦに近い状態になるが、ｐチャネルＭＯ５トラン
ジスタＴｌｌ〜Ｔ１７はＯＮ状態になっており、プリチ
ャージの必要なバス信号線は、前回のバスを用いたオペ
レーションでディスチャージされなかったためプリチャ
ージの不必要なバス信号線からも電荷を供給されること
になり、プリチャージがより速く行なわれるとともにバ
ス信号線１〜８は従来のものよりも短時間のうちに同電
位になる。
このように、本実施例によれば、バス信号線は、電源電
圧よりｎチャネルＭＯ３トランジスタのｖｔｈ分だけ低
い電位にプリチャージされているから、その分ディスチ
ャージが高速に行なえ消費電力も少ない。またバス信号
線を結ぶｐチャネルＭＯＳトランジスタが存在しない場
合は、プルダウンされたバス信号線をプリチャージする
際、プルアンプ用ｎチャネルＭＯ３トランジスタのＶ
ｔ ｈが大きいとドライブ能力が小さくなり、プリチャ
ージ時間を長く必要とするが、本実施例では、バス信号
線を結ぶｐチャネルＭＯ３トランジスタを通して、複数
の経路によってバス信号線のプリチャージが行なえるの
で、バス信号線全体のプリチャージ時間を平均的に短く
することができる。
圧よりｎチャネルＭＯ３トランジスタのｖｔｈ分だけ低
い電位にプリチャージされているから、その分ディスチ
ャージが高速に行なえ消費電力も少ない。またバス信号
線を結ぶｐチャネルＭＯＳトランジスタが存在しない場
合は、プルダウンされたバス信号線をプリチャージする
際、プルアンプ用ｎチャネルＭＯ３トランジスタのＶ
ｔ ｈが大きいとドライブ能力が小さくなり、プリチャ
ージ時間を長く必要とするが、本実施例では、バス信号
線を結ぶｐチャネルＭＯ３トランジスタを通して、複数
の経路によってバス信号線のプリチャージが行なえるの
で、バス信号線全体のプリチャージ時間を平均的に短く
することができる。
また、上述のような高しきい値電圧のｎチャネルＭＯ３
トランジスタのみを通してバス信号線の充電を行なうこ
の種の回路では、プリチャージ時間が不十分であったり
ｎチャネルＭＯ３トランジスタのしきい値電圧ｖｔｈが
ばらついたりして、プリチャージ時の各バス信号線の電
位が一定にならない場合があるが、本実施例では、すべ
てのバス信号線がｐチャネルＭＯ５トランジスタで接続
されており、各バス信号線の電位レベルを同一にするこ
とができる。
トランジスタのみを通してバス信号線の充電を行なうこ
の種の回路では、プリチャージ時間が不十分であったり
ｎチャネルＭＯ３トランジスタのしきい値電圧ｖｔｈが
ばらついたりして、プリチャージ時の各バス信号線の電
位が一定にならない場合があるが、本実施例では、すべ
てのバス信号線がｐチャネルＭＯ５トランジスタで接続
されており、各バス信号線の電位レベルを同一にするこ
とができる。
以上のように、この発明に係るＭＯＳトランジスタ回路
によれば、バス信号線をプリチャージするだめの第１導
電型の電界効果型半導体素子として高しきい値のｎチャ
ネルＭＯ３トランジスタを用い、かつ該半導体素子の第
２の電極のうちの少なくとも１個の電極と他の少なくと
も１個の電極との間を第２導電型電界効果型半導体素子
により接続するようにしたので、バス信号線の電荷のデ
ィスチャージに要する時間が短（、しかも低消費電力の
ものが得られる効果がある。
によれば、バス信号線をプリチャージするだめの第１導
電型の電界効果型半導体素子として高しきい値のｎチャ
ネルＭＯ３トランジスタを用い、かつ該半導体素子の第
２の電極のうちの少なくとも１個の電極と他の少なくと
も１個の電極との間を第２導電型電界効果型半導体素子
により接続するようにしたので、バス信号線の電荷のデ
ィスチャージに要する時間が短（、しかも低消費電力の
ものが得られる効果がある。
第１図は、この発明の一実施例によるＭＯＳトランジス
タ回路を示す図、第２図は従来のＭＯＳ１−ランジスタ
回路のバスプリチャージ回路を示す図である。 図において、１〜８はバス信号線、９はクロ・ツク信号
線、Ｔｌ−Ｔ８はｖｔｈの高いｎチャネルＭＯ３トラン
ジスタ（第１導電型の電界効果型半導体素子）、Ｔｌ１
−Ｔ１７はｐチャネルＭＯＳトランジスタ、Ｃ１〜Ｃ８
は寄生コンデンサ、Ｔ２１−Ｔ２ＢはｐチャネルＭＯ３
トランジスタ（第２導電型の電界効果型半導体素子）で
ある。 なお図中同一符号は同−又は相当部分を示す。
タ回路を示す図、第２図は従来のＭＯＳ１−ランジスタ
回路のバスプリチャージ回路を示す図である。 図において、１〜８はバス信号線、９はクロ・ツク信号
線、Ｔｌ−Ｔ８はｖｔｈの高いｎチャネルＭＯ３トラン
ジスタ（第１導電型の電界効果型半導体素子）、Ｔｌ１
−Ｔ１７はｐチャネルＭＯＳトランジスタ、Ｃ１〜Ｃ８
は寄生コンデンサ、Ｔ２１−Ｔ２ＢはｐチャネルＭＯ３
トランジスタ（第２導電型の電界効果型半導体素子）で
ある。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）それぞれ第１、第２の電極及びゲート電極を有し
第１の電極に電源が接続された第１導電形の複数個の電
界効果形半導体素子と、 該複数個の半導体素子の各ゲート電極に接続された、各
半導体素子を駆動するためのクロック信号線と、 上記複数個の半導体素子の第２の電極に接続され、該半
導体素子によりプルアップされる複数本のバス信号線、 該複数本のバス信号線のうちの少なくとも１本のバス信
号線を、バスを用いるオペレーションによりプルダウン
して論理決定動作を行なうＭＯＳトランジスタ回路本体
と、 第１、第２の電極及びゲート電極を有し上記複数個の電
界効果型半導体素子の第２の電極のうちの少なくとも１
個の電極と他の少なくとも１個の電極との間に接続され
各ゲート電極には上記クロック信号線の反転信号が印加
された第２導電形の少なくとも１個の電界効果型半導体
素子とを備えたことを特徴とするＭＯＳトランジスタ回
路。 - （２）上記第１導電型の電界効果型半導体素子は高しき
い値のｎチャネルＭＯＳトランジスタであることを特徴
とする特許請求の範囲第１項記載のＭＯＳトランジスタ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003797A JPS62161217A (ja) | 1986-01-10 | 1986-01-10 | Ｍｏｓトランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61003797A JPS62161217A (ja) | 1986-01-10 | 1986-01-10 | Ｍｏｓトランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62161217A true JPS62161217A (ja) | 1987-07-17 |
| JPH0514925B2 JPH0514925B2 (ja) | 1993-02-26 |
Family
ID=11567184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61003797A Granted JPS62161217A (ja) | 1986-01-10 | 1986-01-10 | Ｍｏｓトランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62161217A (ja) |
-
1986
- 1986-01-10 JP JP61003797A patent/JPS62161217A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0514925B2 (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH097374A (ja) | 半導体メモリ装置のデータ出力バッファ | |
| JPS5834053B2 (ja) | Ｍｏｓｆｅｔ集積回路における遅延段及びその遅延段を利用するクロック装置 | |
| US4291242A (en) | Driver circuit for use in an output buffer | |
| JPH10112645A (ja) | ブートストラップ回路 | |
| US4038567A (en) | Memory input signal buffer circuit | |
| US4638182A (en) | High-level CMOS driver circuit | |
| US4894559A (en) | Buffer circuit operable with reduced power consumption | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| JPS6134619A (ja) | Ｍｏｓトランジスタ回路 | |
| JPS6239912A (ja) | Ｍｏｓブ−トストラツプ・ドライバ回路 | |
| JP2690624B2 (ja) | バッファ回路 | |
| JPH082016B2 (ja) | 昇圧回路 | |
| JPS62161217A (ja) | Ｍｏｓトランジスタ回路 | |
| JPS5947388B2 (ja) | 増巾回路 | |
| US4636657A (en) | High speed CMOS clock generator | |
| JPS63253425A (ja) | バスドライブ回路 | |
| JP2822401B2 (ja) | バス駆動回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JPH0799772A (ja) | 昇圧回路および電位制御昇圧回路 | |
| JPH1056373A (ja) | 論理回路 | |
| JP2792018B2 (ja) | 差動増幅回路用レベル昇圧回路 | |
| JPS59132491A (ja) | センスアンプ | |
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JPH0823997B2 (ja) | 半導体メモリの読み出し回路 | |
| JPS5919473Y2 (ja) | 論理回路 |