JPS6216021A - パルス幅変調された切換クロツク信号の同期装置 - Google Patents

パルス幅変調された切換クロツク信号の同期装置

Info

Publication number
JPS6216021A
JPS6216021A JP61158893A JP15889386A JPS6216021A JP S6216021 A JPS6216021 A JP S6216021A JP 61158893 A JP61158893 A JP 61158893A JP 15889386 A JP15889386 A JP 15889386A JP S6216021 A JPS6216021 A JP S6216021A
Authority
JP
Japan
Prior art keywords
circuit
terminal
gate
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61158893A
Other languages
English (en)
Inventor
ヴアルター・レーゼル
ゲルト・コーラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6216021A publication Critical patent/JPS6216021A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/285Single converters with a plurality of output stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は複数のクロック制御される直流電圧変換器のパ
ルス幅変調された切換クロック信号の同期のための装量
であって、前記直流電圧変換器が各々、固有発振器を有
する調整回路を1つ備えており、該調整回路が各々1つ
の、コンデンサ用の第1の端子と発振器周波数決定用抵
抗のための第2の端子とを備えており、その際調整回路
の第3端子に、パルス変調された切換クロックがスイッ
チングトランジスタの制御のために加えられ、第4の端
子には、パルス幅変調された切換クロックに対し180
0位相シフトしたパルスが加えられる同期装置に関する
従来技術 複数のクロック制御される直流電圧変換器のパルス幅変
調された切換クロック信号の同期のための回路装置はド
イツ連邦共和国特許出願公開第3223179号公報か
ら公知である。公知の装置では、パルス幅変調された切
換クロックを送出するユニットが外部から適当な周波数
とオンオフ比1:1を有するクロック信号により制御さ
れる。従って、複数のクロック制御される直流電圧変換
器のパルス幅変調された切換クロック信号の周期は前記
公知公報によれば、すべての直流電圧変換器に同じクロ
ック発生器のクロック信号を供給することにより行なわ
れる。すべての直流電圧変換器が同じ1次電圧源に接続
されているので(以下常にこの構成であるものと仮定す
る)、上記公知の形式のようなすべての直流電圧変換器
の同期は、1次電圧源のピーク負荷が、例えばクロック
信号の最初の半周期の間に高くなりすぎる。このピーク
負荷を抑圧するために、上記公知公報によれば、すべて
の直流電圧変換器のうちの一部に直接のクロック信号を
供給し、他の部分にクロック発生器のクロック信号の反
転信号を供給する。このようにすると1次電圧源の負荷
がクロック信号の両生周期にほぼ均等に分配される。こ
のようにして、同期化された2つの任意の直流電圧変換
器のパルス幅変調された切換クロック信号は互いに位相
偏差(時間シフト)も180°の位相差も有しない。
個々の直流電圧変換器が市販の制御ユニット(以下調整
回路と称す)を備えているとき(殊にTDA 4714
およびTDA 4716タイプの制御ユニットが想定さ
れている)、この調整回路の特殊な構成故に、複数の直
流電圧変換器を選択可能な位相差O0または1800で
同期すべきとき問題が生ずる。即ち。
調整回路が2つの端子を備えており、調整回路内の発振
器の周波数を決定するために、前記一方の端子を抵抗に
接続し、前記他方の端子をコンデンサに接続しなければ
ならない。各調整回路を、すべて同じ公称周波数で動作
するように接続すると、確かに調整回路ないし直流電圧
変換器が互いに依存しない動作経過となるので高いピー
ク負荷の問題は解消されるであろうが、公称周波数の不
可避の偏差故に変調積が生じ、この変調積は1次電圧源
への導線を介して伝播され、1次電圧源に接続されたそ
の他の負荷を妨害することになる。このような変調積を
高価な手段を用いて抑圧しなければならなくなる。
そもそも上記の市販の調整回路では複数の調整回路の同
期の可能性について何ら考慮されていなかった。
発明が解決しようとする問題点 本発明の目的は、上記の詳細に説明した調整回路を備え
ていて2つの任意の切換クロック信号の間の位相差を0
0および1800のいずれかに選択することができる、
複数の直流電圧変換器のパルス幅変調された切換クロッ
ク信号の同期のための装置を提供することにある。
問題点を解決するだめの手段 この目的は本発明によれば次のような構成を有する冒頭
に述べた形式の同期装置によって達成される。即ち: すべての直流電圧変換器の調整回路の第1の端子を共通
の1つのコンデンサに接続し、第2の端子に個別の抵抗
を設け、第1の調整回路のパルス幅変調された切換クロ
ック信号と1800位相シフトした・々ルスとを論理回
路の1つの入力側に供給し、後続の第1のフリップフロ
ップを用いてオンオフ比1:1の変調されない切換クロ
ックを取出し、その他の各調整回路に対して3つの入力
側と1つの出力側とを有する判別回路を設け、第1のフ
リップフロップの出力側が対応の判別回路の第1の入力
側に接続されてお・シ、調整回路の第3および第牛の端
子が対応の判別回路の他の2つの端子に接続されており
、前記判別回路は所属のスイッチングトランジスタのた
めの投入接続時間が第1の調整回路の切換クロックの所
定の半周期にくるときに別の調整回路の第3または第4
端子からのパルスを通過させるようにする。
実施例 次に本発明の実施例を図面を用いて詳細に説明する。
第1図の実施例において2つの直流電圧変換器の切換ク
ロックは相互に同期されている。第1図には2つの直流
電圧変換器の本発明にとって本質的な構成素子のみ示さ
れている。RSIおよびR32は直流電圧変換器の調整
回路、al 、bl 、C1、dlは本発明にとって重
要な調整回路R51t7)端子、a2.b2 、C2、
d2は調整回路R32の相応の端子である。個別に周波
数設定する際に容量的に接続しなければならない端子a
1およびa2は互いに接続されており、付加的に端子a
1と給電電圧源のマイナス極との間にコンデンサCが接
続されている。
個別の周波数設定の際に抵抗に接続すべき端子b1は抵
抗Rを介してやはり給電電圧源のマイナス極に接続され
ており、他方調整回路RS2の相応の端子b2は接続さ
れていない。この構成を用いると内部発振器の同期が確
実になる。
抵抗Rの値および静電容量Cの値により内部発振器の周
波数が決定される。端子b2を抵抗に接続すると、この
抵抗を抵抗Rに並列接続したときと同様の作用が得られ
る。
しかし内部発振器が同期していても、調整回路R3Iお
よびR32の相応の端子d1、d2ないしc1、C2に
順次加えられる切換クロックとして使用可能なパルスが
同相になるわけではない。むしろ、例えば端子d1およ
びd2に加わる・Sルスが位相シフトO0またば180
0のいずれを有するかは偶然に依る。次に、確実に位相
シフトを定めることのできる構成について説明する。
端子C1に加わるパルス幅変調されたクロックは端子d
1に加わるパルスに対して1800位相シフトしており
、同様のことが端子d2およびC2にも当てはまる。調
整回路RSIでは端子d1に加わるパルスがパルス幅変
調された切換クロックとして用いられ、この切換クロッ
クが図示されていないトランジスタT1に供給される。
切換クロックSdlは、第2図に時間的に区切って示さ
れており、基準クロックとして用いられている。調整回
路R81は従ってマスター回路と呼べ、調整回路R32
はスレーブ回路と呼ぶことができる。端子C1に加わる
パルスは第2図にSCIで示されており、切換クロック
Sdlの場合同様の時間部分が示されている。調整回路
R32の相応の信号は第2図にSd2ないしSc2で示
されている。
所属のスイッチングトランジスタT1およびT2の投入
接続時間に関する情報はパルスSdl。
Scl 、Sd2 、Sc2では2進Oの状態に含まれ
る。
2つのインバータ■1および■2から成る論理回路L1
により、パルスSdlおよびSclが先ず反転されて信
号SdlとsclとしてフリップフロップF1のR入力
側ないしS入力側に供給される。フリップフロップF1
のQ出力側には信号SFIが加わり、第2図に示される
ようにこの信号SFIはオンオフ比1.1の変調されな
い切換クロックを成している。信号SFIは判別回路E
Sの入力側Aに供給される。別の2つの入力側B、Cを
介して判別回路ESは信号Sd2およびSc2も受けと
る。これら両信号のうち判別回路は、変調されない切換
クロックSFIが2進1を有する半周期において2進O
を有する信号を、その出力側りに、ひいてはスイッチン
グトランジスタT2に転送する。
この作用は2つの非同期R−SフリップフロップF2お
よびF3により達成され、これらフリップフロップのR
入力側はフリップフロップF1のQ出力側に接続されて
いる。フリップフロップF2のS入力側には遅延素子v
1によって遅延された信号SC2が供給され、非同期フ
リップフロップF3のS入力側には遅延素子■2によっ
て遅延された信号Sd2が供給される。遅延素子Vl 
、V2による遅延は、非同期フリップフロップF2.F
3を確実に定義された状態にするために必要である。
非同期フリップフロップF2のQ出力側には信号SF2
が現われ非同期フリップフロップF3のQ出力側には信
号SF3が現われる。ORゲート01は両信号を結合し
、図示していない第2の直流電圧変換器のトランジスタ
T2に結合信号を転送する。
信号Sdl 、SFl 、SF2の比較により(なお信
号SF2は出力側りの信号でもある)、図示の実施例に
おいて第1および第2の変換器の切換クロック間の位相
シフトを1800にすることができる。位相7フトを0
0にすべきとき、単にフリップフロップF1のQ出力側
を非同期フリップフロップF2およびF3のR入力側に
接続すればよい。
遅延素子■1および■2は各々、前置接続されたイン・
ぐ−タI3ないしI5とRC遅延回路R1,C1ないし
R2、C2と後続のイン・Z−タI4ないし■6とから
成る。
発明の効果 本発明の構成により、冒頭に述べた形式の調整回路を備
えだ複数の直流電圧変換器のパルス幅変調された切換ク
ロック信号の同期装置において、2つの任意の切換クロ
ック信号の間の位相差を00および1800のいずれか
に選択することができるようになる。
【図面の簡単な説明】
第1図は本発明の装置の有利な実施例のブロック回路図
、第2図は第1図の回路の動作説明に供する線図である
。 R5I 、R32・・調整回路、Ll・・・論理回路、
Fl 、F2 、F3・・・フリツー1フoツブ、vl
。 ■2・遅延素子、ES・・・判別回路、01・・・OR
ゲ − ト 。

Claims (1)

  1. 【特許請求の範囲】 1、複数のクロック制御される直流電圧変換器のパルス
    幅変調された切換クロック信号の同期のための装置であ
    つて、前記直流電圧変換器が各々、固有発振器を有する
    調整回路を1つ備えており、該調整回路は各々1つの、
    コンデンサ用の第1の端子と発振器周波数決定用抵抗の
    ための第2の端子とを備えており、その際調整回路の第
    3端子に、パルス変調された切換クロックがスイッチン
    グトランジスタの制御のために加えられ、第4の端子に
    は、パルス幅変調された切換クロックに対し180°位
    相シフトしたパルスが加えられる同期装置において、す
    べての直流電圧変換器の調整回路(RS1、RS2)の
    第1の端子(a1、a2)を共通の1つのコンデンサ(
    C)に接続し、第2の端子(b1、b2)に個別の抵抗
    (R)を設け、第1の調整回路(RS1)のパルス幅変
    調された切換クロック信号と180°位相シフトしたパ
    ルスとを論理回路(L1)の1つの入力側に供給し、後
    続の第1のフリップフロップ(F1)を用いてオンオフ
    比1:1の変調されない切換クロックを取出し、その他
    の各調整回路(RS2)に対して3つの入力側(A、B
    、C)と1つの出力側(D)とを有する判別回路(ES
    )を設け、第1のフリップフロップ(F1)の出力側が
    対応の判別回路の第1の入力側(A)に接続されており
    、別の調整回路(RS2)の第3および第4の端子(c
    2、d2)が対応の判別回路(ES)の他の2つの端子
    (B、C)に接続されており、前記判別回路(ES)は
    所属のスイッチングトランジスタ(T2)のための投入
    接続時間が第1の調整回路(RS1)の切換クロックの
    所定の半周期にくるときに別の調整回路(RS2)の第
    3端子(c2)または第4端子(d2)からのパルスを
    通過させるようにすることを特徴とするパルス幅変調さ
    れた切換クロック信号の同期装置。 2、第1の論理回路(L1)が2つのインバータ(I1
    、I2)から成り、第1のインバータ(I1)の出力側
    が第1のフリップフロップ(F1)のR入力側に接続さ
    れ、第2のインバータ(I2)の出力側が第1のフリッ
    プフロップ(F1)のS入力側に接続されている特許請
    求の範囲第1項記載の同期装置。 3、第1の論理回路がNORゲートから成り、該NOR
    ゲートの出力側が帰還接続されたDフリップフロップの
    クロック入力側に接続されている特許請求の範囲第1項
    記載の同期装置。 4、判別回路(ES)が第1および第2の非同期フリッ
    プフロップ(F2、F3)と、ORゲート(O1)と、
    2つの遅延素子(V1、V2)とから成り、判別回路の
    第1の入力側(A)が、両非同期フリップフロップ(F
    2、F3)の相互に接続されたR入力側によつて形成さ
    れており、判別回路の第2および第3の入力側(B、C
    )が各々1つの遅延素子の1つの端子により形成されて
    おり、遅延素子(V1)の第2の端子は第1の非同期フ
    リップフロップ(F2)のS入力側に接続されており、
    別の遅延素子(V2)の第2の端子は第2の非同期フリ
    ップフロップ(F3)のS入力側に接続されており、O
    Rゲート(O1)の入力側が各々非同期フリップフロッ
    プ(F2、F3)の各1つの出力側(Q)に接続されて
    おり、判別回路(ES)の出力側(D)がORゲート(
    O1)の出力側を形成している特許請求の範囲第1項記
    載の同期装置。 5、判別回路(ES)がNORゲートとANDゲートと
    から成り、NORゲートの出力側がANDゲートの入力
    側に接続されており、判別回路(ES)の第1の入力側
    (A)がANDゲートの別の入力側によつて形成されて
    おり、NORゲートの両入力側によつて判別回路(ES
    )の第2の入力側(B)と第3の入力側(C)とが形成
    されており、判別回路(ES)の出力側(D)がAND
    ゲートの出力側によつて形成されている特許請求の範囲
    第1項記載の同期装置。
JP61158893A 1985-07-11 1986-07-08 パルス幅変調された切換クロツク信号の同期装置 Pending JPS6216021A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19853524768 DE3524768A1 (de) 1985-07-11 1985-07-11 Anordnung zur synchronisation der pulsbreitenmodulierten schalttakte mehrerer getakteter gleichspannungswandler
DE3524768.1 1985-07-11

Publications (1)

Publication Number Publication Date
JPS6216021A true JPS6216021A (ja) 1987-01-24

Family

ID=6275498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158893A Pending JPS6216021A (ja) 1985-07-11 1986-07-08 パルス幅変調された切換クロツク信号の同期装置

Country Status (4)

Country Link
US (1) US4730125A (ja)
EP (1) EP0209189B1 (ja)
JP (1) JPS6216021A (ja)
DE (2) DE3524768A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5035463A (en) * 1989-09-26 1991-07-30 Ohi Seisakusho Co., Ltd. Roof door device of motor vehicle

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3809090A1 (de) * 1988-03-18 1989-10-19 Philips Patentverwaltung Sperrwandler mit einem pulsbreitenmodulator
US20030084360A1 (en) * 2001-08-21 2003-05-01 Grant David Alexander Method of synchronizing and phase staggering two or more sampled data systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590280A (en) * 1969-11-18 1971-06-29 Westinghouse Electric Corp Variable multiphase clock system
DE3223179A1 (de) * 1982-06-22 1983-12-22 Philips Kommunikations Industrie AG, 8500 Nürnberg Stromversorgungsschaltung
US4525674A (en) * 1982-07-28 1985-06-25 Reliance Electric Company Circuit for synchronizing a switching power supply to a load clock
US4575688A (en) * 1985-04-24 1986-03-11 Whitefoot Alan D Tracking oscillators
IT1185262B (it) * 1985-07-16 1987-11-04 Italtel Spa Disposizione circuitale per la sincronizzazione di un complesso di unita' di alimentazione

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5035463A (en) * 1989-09-26 1991-07-30 Ohi Seisakusho Co., Ltd. Roof door device of motor vehicle

Also Published As

Publication number Publication date
EP0209189A2 (de) 1987-01-21
DE3664082D1 (en) 1989-07-27
EP0209189B1 (de) 1989-06-21
US4730125A (en) 1988-03-08
EP0209189A3 (en) 1987-09-16
DE3524768A1 (de) 1987-01-22

Similar Documents

Publication Publication Date Title
US4825144A (en) Dual channel current mode switching regulator
US5045800A (en) Pulse width modulator control circuit
US5115232A (en) Display device driving circuit
US5638019A (en) Accurately generating precisely skewed clock signals
JPS6216021A (ja) パルス幅変調された切換クロツク信号の同期装置
EP0463641B1 (en) A clock signal supply system
US4429233A (en) Synchronizing circuit for use in paralleled high frequency power supplies
US7187721B1 (en) Transition-time control in a high-speed data transmitter
US4158224A (en) Inverter apparatus
US5559477A (en) Pulse generator having controlled delay to control duty cycle
JPS62100020A (ja) 論理回路システム
JP3654103B2 (ja) スイッチ制御回路
EP0219604A2 (en) Apparatus and method for producing signals related in phase to a clock signal
US4618920A (en) Frequency control circuit
JPH09181593A (ja) ディジタル出力段回路
JP2814647B2 (ja) ドライバ出力回路
KR910005465B1 (ko) 운용주파수 동기방식
JPH0529893A (ja) デユーテイ調整回路
JPS62260421A (ja) 相補形d形フリツプフロツプ回路
KR930008421B1 (ko) 동기회로
JPS583421A (ja) デユ−テイ調整回路
SU1166080A1 (ru) Стабилизатор переменного напр жени
KR0128399Y1 (ko) 모니터의 전원 동기화장치
JPS62130016A (ja) パルス幅変調制御回路
SU1265941A1 (ru) Преобразователь посто нного напр жени