JPS62157582A

JPS62157582A - 波形整形装置

Info

Publication number: JPS62157582A
Application number: JP60298287A
Authority: JP
Inventors: Yoshinobu Ueda; 芳信上田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-12-30
Filing date: 1985-12-30
Publication date: 1987-07-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は高周波パルス波形の包路線を例えばガウシアン
波形等の特殊な形状に整形する波形整形装置に関する。

（従来の技術）パルスレーダ装置や電波航法装置等の電波応用機器では
、装置間の電波干渉を避けるために、送信信号波形の包
絡線をガウシアン波形等の滑らかな形状に波形整形して
、送信信号スペクトラムの占有帯域幅を抑圧するように
している。

従来、この種の波形整形装置としては、例えば第３図乃
至第５図に示すものが知られている。

第３図に示すものは、ＰＩＮダイオード等の可変抵抗素
子−から電子制御可変減衰器５、関数発生器を有するレ
ベル制御回路６とからなり、レベル制御回路はトリガ入
力を受けて関数発生器が起動され、関数発生器の出力内
容で規定される適宜レベルのバイアス電圧（またはバイ
アス電流）を電子制御可変減衰器５へ供給する。その結
果、電子制御可変減衰器５では減衰量が可変制御され、
立ち上りや立ち下りの急峻な高周波パルス入力が所望の
滑らかな形状に波形整形されて出力される。

第４図に示すものは、高周波パルスが出力される増幅器
７と、前記レベル制御回路６とからなり、増幅器７のト
ランジスタのバイアス電圧を可変することによって利得
制御をし、所望の出力を得ようとするものである。

また、第５図に示すものは、前記増幅器７の後段に、入
力を複数の出力に分配する電力分配器１と、電力分配器
の各出力を夫々増幅する複数の高出力増幅器８、同８、
・・・と、複数の高出力増幅器８、同８、・・・の各出
力を合成して出力する電力合成器３とを設けたもので、
前段の増幅器７で波形整形したものを後段に並列配置し
た各高出力増幅器８で電力増幅し、高出力を得ようとす
るものである。

（発明が解決しようとする問題点）しかしながら、このような従来の波形整形装置には次の
ような問題点がある。

まず、第３図に示すものでは、電子制御可変減衰器５は
、バイアス電圧に対して減衰量が非直線的に変化し、し
かも可変抵抗素子には特性上の閤差があるため、所要の
包路線を得るためにはレベル制御回路６において関数発
生器の出力等に補正を加える複雑な補正回路が必要であ
り、レベル制御回路６の構成が複雑になる。また、高電
力を取り扱う場合には、電子制御可変減衰器５では高電
力用ＰＩＮダイオードを、レベル制御回路６では２ＰＩ
Ｎダイオードに高いバイアス電圧を供給するために高耐
圧トランジスタをそれぞれ使用する必要があり、高電力
化に比例してこれらの素子の応答速度が遅くなるため、
所望の波形の出力を得ることが困難になる。また、第４
図に示すものでは。

バイアス電、圧に対する利得の変化も非直線的であり、
第３図の電子制御可変減衰器を用いた場合と同じ問題点
がある。また、同様に高電力を取り汲う場合には増幅器
７では高出力１−ランジスタを、　　”レベル制御回路
６ではトランジスタに高いバイアス電圧と大きなバイア
ス電流を供給するために高耐圧、高出力トランジスタを
それぞれ使用する必要があり、前述と同様に応答速度が
遅くなり、同様の問題点を生じる。したがって、増幅器
の利得を制御する方式で高電力を扱う場合には、複数段
のトランジスタを直結して構成した増幅器の前段側のト
ランジスタに変調をかける方法、あるいは、さらに高電
力が要求される場合には第５図のように構成し、その前
段の増幅器７に変調をかける方法がそれぞれ行われるが
、終段の高出力部分は一般にＣ級動作をしており、その
非直線性により前段にて変調された波形がさらに変調を
うけるため、同様に所望の波形出力を得ることが困難で
ある。本発明の目的は、上記従来技術の問題点に顧みて
、所要の波形が容易に得られ、しかも回路構成が簡単な
波形整形装置を提供することにある。

（問題点を解決するための手段）前記目的を達成するために本発明の波形整形装置は次の
如き構成を有する。

即ち、本発明の波形整形装置は、高周波パルス入力をＮ
個の出力に分配する電力分配器と：　前記Ｎ個の出力が
各別に入力されるＮ個の電力制御回路と：　前記Ｎ個の
電力制御回路の出力タイミングを個別に制御するタイミ
ング制御回路と；前記Ｎ個の電力制御回路の各出力を受
けてそれらを合成して出力する電力合成器と；　を備え
ていることを特徴とする。

（作　用）次に、前記構成を有する波形整形装置の作用を説明する
。電力分配器は高周波パルス入力をＮ個の出力に分配す
る。これらＮ個の出力はＮ個の電力制御回路に各別に入
力される。Ｎ個の電力制御回路は夫々の出力タイミング
がタイミング制御回路によって制御されるので、Ｎ個の
高周波パルス入力は夫々異なる時間経過後に電力合成器
に出力される。従、って、電力合成器の出力にはタイミ
ング制御回路の制御内容に依存した所要波形を得ること
ができる０以上のように、本発明の波形整形装置によれ
ば、高周波パルス入力を並列に分配し、分配した各信号
の出力タイミングを制御し、斯く制御した各信号を合成
するようにしたので、簡単な回路構成で任意の波形を容
易に得ることができる。

（実　施　例）以下、本発明を図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図、第２図は
各部の動作タイムチャートである。

この波形整形装置は電力分配器１と、Ｎ個の電力制御回
路（ＣＨＩ、ＣＨ２，−・−・、ＣＨｎ）２と、電力合
成器３と、タイミング制御回路４とで構成される。電力
分配器１はストリップ線路でＮ個の変成回路を構成し、
１つの高周波パルス入力（振幅Ａ：第２図（ａ））をＮ
個の各出力端子に分配出力する（振幅Ａ／Ｎ　：第２図
（ｂ））。

タイミング制御回路は電圧発生器（または電流発生器）
を有し、トリガ入力に同期して各電力制御回路２へ適宜
レベルのバイアス電圧（またはバイアス電流）を適宜時
間ずつずらして供給し、各電力制御回路２の出力タイミ
ングを制御する。

電力制御回路２は例えばＰＩＮダイオードをＩｎえ、前
記バイアス電圧（またはバイアス電流）を受けて各電力
制御回路２は夫々の高周波パルス入力を適宜時間経過後
、に電力合成器３へ出力する（第２図（ｃ））。

電力合成器３は前記電力分配器１と同様構成のもので、
Ｎ個の入力端子へ印加された電力制御回路２の各出力を
合成した階段状のパルス波形を出力する（第２図（ｄ）
）。

この階段状の出力波形は電力制御回路２のチャネル（Ｃ
Ｈ）数を増加させること、あるいは出力波形の階段状部
分が有する広帯域スペクトラムを減衰させるフィルタを
付加すること等により第２図（ｅ）に示す如き滑らかな
パルス波形を得ることができる。このように、タイミン
グ制御回路４によって各電力制御回路２の出力タイミン
グを制御するだけ、で、任意形状の出力パルスを容易に
得ることができる。

（発明の効果）以上詳述したように、本発明の波形整形装置によれば、
高周波パルス入力を並列に分配し、分配した各信号の出
力タイミングを制御し、斯く制御した各信号を合成する
ようにしたので、簡羊な回路構成で任意の波形を容易に
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明の動作を示すタイミングチャート、第３図は従来
の電子制御可変減衰器を用いた波形整形装置のブロック
図、第４図および第５図は従来の増幅器の利得を制御す
る波形整形装置のブロック図である。１・・・・・・電力分配器、　２・・・・・・電力制御
回路、３・・・・・・電力合成器、　４・・・・・・タ
イミング制御回路５・・・・・・電子制御可変減衰器、
　６・・・・・・レベル制御回路、　７・・・・・・増
幅器、　８・・・・・・高出力増幅器。代理人　弁理士　　八　幡　　義　博本拓ａ％の大米夛ｊ斐ｆ１．のΔρ箋第　／　図動作グイＡ手に一ト第　２　　図従良使１の蒸成瑯３図り捉一枚重の構成第４図

Claims

【特許請求の範囲】

高周波パルス入力をＮ個の出力に分配する電力分配器と
；前記Ｎ個の出力が各別に入力されるＮ個の電力制御回
路と；前記Ｎ個の電力制御回路の出力タイミングを個別
に制御するタイミング制御回路と；前記Ｎ個の電力制御
回路の各出力を受けてそれらを合成して出力する電力合
成器とを備えていることを特徴とする波形整形装置。