JPS62156691A - 表示周波数変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする問題点問題点を解
決するための手段 作用 実施例 発明の効果 〔概要〕 計算機用の表示機構と、一般テレビ用の表示機構とを切
り替えて、画像データを表示するのに、該計算機システ
ム側に備えられている表示制御回路と、上記一般テレビ
用の表示機構との間に表示周波数を変換する為のアダプ
タ（ＡＤＰ）を具備している計算機システムにおいて、
上記表示制御回路と、アダプタ（ＡＤＰ）　　との間で
は、一般テレビ用の表示機構に必要な水平同期信号（Ｈ
ＳＹＮＣ）が１７２に圧縮できることに着目し、上記ア
ダプタ（ＡＤＰ）に、該水平同期信号（ＨＳＹＮＣ）を
１／２に圧縮して生成した制御信号（＊ＨＳＹＮＣ、＊
ＶＳＹＮＣ）を、上記表示制御回路に送出する機構を設
けることにより、該表示制御回路から、該制御信号（＊
ｔｌＳＹＮＣ，＊ＶＳＹＮＣ）に基づいて、テレビの１
水平開期信号の間に、２水平ライン分のビデオ信号を送
出し、該２水平ライン分毎のビデオ信号をアダプタ（Ａ
ＤＰ）において、２つのビデオ信号記憶メモリに受信す
る際には、一方のビデオ信号記憶メモリに、上記の２水
平ライン分のビデオ信号を受信して、該２水平ラインの
ビデオ信号の一方を捨てている間に、他方のビデオ信号
記憶メモリから、１水平ライン分のビデオ信号を上記テ
レビ用表示機構に送出するようにしたものである。

〔産業上の利用分野〕

本発明は、パーソナルコンピュータ等の表示機構に対す
る水平、垂直同期信号を、一般のテレビ用表示機構に対
する水平、垂直同期信号に変換する為の表示周波数変換
方式に関する。

最近の一般のテレビ受像機の普及に伴って、経済性に冨
んだディスプレイ（ＴＶ）が、計算機システムでのモニ
タ用ディスプレイ（ＣＩ？Ｔ）として使用されるように
なってきた。

然し、テレビ受像機では、表示可能文字数において欠点
があり、専用のディスプレイ（ＣＲＴ）でなければなら
ないところもあり、表示制御回路は専用のディスプレイ
（ＣＲＴ）に合わせた設計がなされている。

唯、文字数を制限しても、テレビ受像機に表示したい要
求も少なくない。

この場合、該計算機システムでの表示機構と、上記一般
テレビでの表示機構では、その表示仕様が異なる為、何
等かの変換を必要とするが、上記経済性の良いテレビ用
ディスプレイ（ＴＶ）を使用するのに適した効果的な表
示周波数変換機構が要求されるようになってきた。

一方、上記パーソナルコンピュータ側で生成したビデオ
信号を、テレビ画像の中に表示する、所謂スーパーイン
ポーズを行う場合、該パーソナルコンピュータ側におい
て、専用のディスプレイ（ＣＲＴ）上で行うよりも、テ
レビ表示機構で使用しているディスプレイ（ＴＶ）上で
行う方が、該スーパーインポーズの為の画像処理を行う
上でも得策であることから、該一般のテレビ表示機構で
、計算機システムで生成した画像データを表示する為の
効果的な方策が望まれる。

〔従来の技術と考案が解決しようとする問題点〕第４図
は、従来の表示周波数変換方式の概念を説明する図であ
って、（ａ）はパーソナルコンピュータの表示制御回路
出力の例（１）と、テレビ（ＴＶ）の同期周波数の例（
２）を示したものであり、（ｂ）は両者の表示仕様の違
いを示した表であり、（ｃ）が従来の表示周波数変換方
式を模式的に示したものである。

本図の（ａ）　、　（ｂ）から明らかな如く、パーソナ
ルコンピュータ側での表示機構は、文字等を鮮明に表示
する必要がある為、一般のテレビの表示機構に比べると
、その表示周波数（特に、水平同期信号が、テレビ：　
６３．５μｓ、パーソナルコンピュータ：　３６．７μ
ｓ）において高い機構になっている。

この為、パーソナルコンピュータ側で生成した表示デー
タを、テレビ側のディスプレイ（ＣＲＴ）に表示する為
には、（ｃ）図で示したように、上記パーソナルコンピ
ュータ側の表示制御回路１と、テレビ用ディスプレイ（
ＴＶ）　３との間にアダプタ（ＡＤＰ）　２を設け、該
アダプタ（ＡＤＰ）　２において表示周波数変換を行う
のが一般的である。

この場合、具体的には、該アダプタ（ＡＤＰ）　２に１
画面分のビデオメモリ（ＶＲＡＭ）　２０を設け、上記
（ｂ）図で示したテレビ用表示仕様（ＴＶで示す）に基
づいて、独自にテレビ用のビデオ信号を生成し、該ディ
スプレイ（ＴＶ）　３上に表示していた。

従って、例えば、該ディスプレイ（ＴＶ）　３の表示画
面が６４０ドツト×４００　　ドツトで、且つカラー８
色（３ビツト）による表示を可能とする場合を考えると
、 ６４０　Ｘ４００　Ｘ３＝９６．０００バイトのメモリ
量が必要となり、経済性の良いテレビ用ディスプレイ（
ＴＶ）　３を使用するのに適したアダプタ（ＡＤＰ）　
２は構成できないと云う問題があった。

本発明は上記従来の欠点に鑑み、従来の表示周波数変換
方式において必要としていたビデオメモリの容量をでき
る限り少なくして、経済的なテレビ用ディスプレイ（Ｔ
Ｖ）を使用できる表示周波数変換方式を提供することを
目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明の表示周波数変換方式の原理を説明する
図であって、（ａ）は本発明によるテレビ用の水平同期
信号（ＨＳＹＮＣ）に対する圧縮方式を示した図であり
、（ｂ）　、　（ｃ）は本発明によるビデオ信号の受信
方式を説明した図である。

（１１テレビ用の水平同期信号（ＨＳＹＮＣ）に対する
圧縮方式： 従来技術で説明したように、専用ディスプレイの水平同
期信号（ＨＳＹＮＣ）は３６．７　μ５（２７ＫＩＩｚ
）の周期を持ち、その内ビデオ信号が載っている区間は
、２６．５μｓで、残りの区間は帰線を消去する為等に
使用される、所謂水平ブランキング時間である。

一方、表示制御回路１にアダプタ（ＡＤＰ）　２を接続
した場合には、実際のディスプレイ（ＴＶ）　３に接続
されるのとは異なり、上記水平ブランキング時間は不要
となる為、論理的には、上記専用ディスプレイの水平同
期信号（ＨＳＹＮＣ）は、２６．５μｓ＋アダプタ（Ａ
ＤＰ）との同期時間溶縮めることができる。

本発明は、アダプタ（八〇Ｐ）　２を接続した場合の、
上記専用ディスプレイの水平同期信号（ＨＳＹＮＣ）の
圧縮効果に着目し、本図（ａ）に示すようにテレビ用の
水平同期信号（ＨＳＹＮＣ）の周′ｇ４（６３，５μｓ
）の１／２（３１，７μｓ）に縮めるようにする。

このようにして、アダプタ（ＡＤＰ）　２はテレビ用の
ディスプレイ（ＴＶ）　３に対して、標準の水平同期信
号（ＨＳＹＮＣ）と、垂直同期信号（ＶＳ’／ＮＣ）を
生成すると同時に、該水平同期信号（ＨＳＹＮＣ）の１
／２周期の制御信号（＊ｔｌＳＹＮＣ）を生成し、該制
御信号（＊ｌｌ５ＹＮＣ）に基づいて垂直の制御信号（
＊ＶＳＹＮＣ）を生成して、パーソナルコンピュータ側
の前述の表示制御回路１に送出する。

該表示制御回路１においては、当該制御信号（宰ｌｌ５
ＹＮＣ，＊ＶＳＹＮＣ）に基づいて、上記テレビ用の水
平同期信号（ＨＳＹＮＣ）　　１周期の間に、２水平分
のビデオ信号を生成して、当該アダプタ（ＡＤＰ）　２
に送出するように構成する。

（２）アダプタ（ＡＤＰ）におけるビデオ信号受信方式
： パーソナルコンピュータ側の表示制御回路１と、アダプ
タ（ＡＤＰ）　２との間において、（１）で説明したよ
うな同期制御を行うことにより、該表示制御回路１から
アダプタ（ＡＤＰ）　２に対して、テレビの１水平走査
期間の間に、２水平分のビデオ信号が送出されることに
なる。

この為、本発明においては、該アダプタ（ＡＤＰ）２内
に２つのビデオ信号記憶メモリ　（以下、ラインバッフ
ァと云う）を設けて、以下に示す方法で受信するように
構成する。

本図（ｂ）はこの様子を示したもので、■はテレビ（Ｔ
Ｖ）側の水平同期信号（ＨＳＹＮＣ）を示し、■は表示
制御回路１からのビデオ信号を示し、■は上記２つのラ
インバッファ（Ａ、Ｂ）を示し、■はテレビ（ＴＶ）側
に対するビデオ出力を示している。

先ず、ラインバッファＡが、表示制御回路１からビデオ
信号を受信している時には、ラインバッファＢがテレビ
側にビデオ信号を送出すべく読み出されている。

そして・、次の水平同期信号（ＨＳＹＮＣ）がくると、
該ラインバッファの役割が入れ替わり、ラインバッファ
Ａのビデオ信号がテレビ側に送出すべ（読み出されてい
る時に、ラインバッファＢが表示制御回路１から送出さ
れてきたビデオ信号を取り込むように機能する。

このような動作では、−見偶数ライン（２，４，６゜−
・・）のビデオ信号が全て捨てられるように見えるが、
実際には、テレビの動作はインクレース方式である為、
上記水平同期信号（ＨＳＹＮＣ）が、垂直同期信号（Ｖ
ＳＹＮＣ）に対して位相が半周期変わる所（奇数フレー
ム）がある。

この時には、（ｃ）図に示したように、表示制御回路１
から送出されてきたビデオ信号の内、偶数ラインのビデ
オ信号が、それぞれラインバッファＡ、Ｂに受信された
後、テレビ側に送出すべく読み出されるように機能する
。

〔作用〕

即ち、本発明によれば、計算機用の表示機構と。

一般テレビ用の表示機構とを切り替えて、画像データを
表示するのに、該計算機システム側に備えられている表
示制御回路と、上記−俵テレビ用の表示機構との間に表
示周波数を変換する為のアダプタ（ＡＤＰ）を具備して
いる計算機システムにおいて、上記表示制御回路と、ア
ダプタ（ＡＤＰ）との間では、一般テレビ用の表示機構
に必要な水平同期信号（ＨＳＹＮＣ）が１７２に圧縮で
きることに着目し、上記アダプタ（ＡＤＰ）に、該水平
同期信号（ＨＳＹＮＣ）を１７２ニ圧縮して生成した制
？’ｌ’Ｊ信号（＊ＨＳＹＮＣ、＊ＶＳＹＮＣ）を、上
記表示制御回路に送出する機構を設けることにより、該
表示制御回路から、該制御信号（本＋１ＳＹＮＣ，＊Ｖ
ＳＹＮＣ）　に基づいて、−ｉ−レビの１水平開期信号
の間に、２水平ライン分のビデオ信号を送出し、該２水
平ライン分毎のビデオ信号をアダプタ（ＡＤＰ）におい
て、２つのビデオ信号記憶メモリに受信する際には、一
方のビデオ信号記憶メモリに上記の２水平ライン分のビ
デオ信号を受信して、一方のビデオ信号を捨てている間
に、他方のビデオ信号記憶メモリから、１水平ライン分
のビデオ信号を上記テレビ用表示機構に送出するように
したものであるので、表示周波数変換アダプタ（ＡＤＰ
）でのビデオメモリの容量を１／２００に節減すること
ができ、安価で、且つ小型のアダプタ（ＡＤＰ）を構成
することができる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第２図は、本発明の一実施例をブロック図で示した図で
あって、アダプタ（ＡＤＰ）の内部構成の例を示してお
り、第３図は表示制御回路における水平同期信号（ＨＳ
ＹＮＣ）と、垂直同期信号（ＶＳＹＮＣ）生成回路の例
を示した図であり、第２図における制御信号（＊ＨＳＹ
ＮＣ，＊ＶＳＹＮＣ）生成回路（ＶＩＩＣ５）　２２と
、ラインバッファ制御部２１におけるラインバッファＡ
　２１２．　　ラインバッファＢ２１３が本発明を実施
するのに必要な機能ブロックである。尚、企図を通して
同じ符号は同じ対象物を示している。

先ず、第２図において、図示していない中央処理装置（
ＣＰＵ）からの指示に基づいて、同期信号発生部（ＳＳ
Ｃ）　２４では、テレビ用ビデオ信号出力部（ＴＶＯ）
　２５に対して、標準テレビ方式に基づいた水平同期信
号（ＨＳＹＮＣ）と、垂直同期信号（ＶＳＹＮＣ）　、
その他の制御信号を生成して送出すると共に、該水平同
期信号（ＨＳＹＮＣ）を制御信号（＊ｔｌＳＹＮＣ，＊
ＶＳＹＮＣ）生成回路（Ｖ）ＩＣＳ）　２２に送出する
。

制御信号（本Ｈ５ＹＮＣ，＊ＶＳＹＮＣ）生成回路（Ｖ
ＩＩＣ５）　２２においては、第１図（ａ）で説明した
原理に基づいて、前述の制御信号（本Ｈ５ＹＮＣ，＊ν
５ＹＮＣ）を生成し、本図には示されていない表示制御
回路１に送出する。同時にアダプタ接続信号（禰ＤＰＣ
）　　も送出する。

上記表示制御回路１から、テレビの１水平走査期間に、
２水平分のビデオ信号ｍＤＥＯＲ，Ｇ、Ｂ、Ｉ）が送出
されてくると、シフトレジスタ（ＳＲ）　２１０で、シ
リパラ変換が行われ、ラッチ回路２１１にセットされた
後、メモリ制御部（ＭＣ）　２３からの選択信号（ＳＥ
ＬＥＣＴ　１）によって、ラインバッファＡ　２１２．
又はラインバッファＢ２１３の何れかに格納される。

同時に、上記メモリ制御部（ＭＣ）　２３からの別の選
択信号（ＳＥＬＥＣＴ　２）によって、上記ラインバッ
ファＢ　２１３．又はラインバッファＡ２１２の何れか
が選択されて読み出され、シフトレジスタ（ＳＲ）　２
１４を通して、テレビ用ビデオ信号出力部（ＴＶＯ）　
２５に送出されるように制御される。

このラインバッファＡ、Ｈに対する書き込み、読み出し
動作は、前述の第１図（ｂ）　、　（ｃ）で説明した通
りに機能する。

このようにして、表示制御回路１から送出されてくるビ
デオ信号は、アダプタ（ＡＤＰ）　２においては、２つ
のラインバッファＡ、Ｂを設けるだけで、交互に書き込
み、読み出しが繰り返されて、テレビ用ビデオ信号出力
部（ＴＶＯ）　２５に送出され、図示していないディス
プレイ（ＴＶ）上に表示される。

次に、第３図によって、表示制御回路における水平同期
信号（ＨＳＹＮＣ）と、垂直同期信号（ＶＳＹＮＣ）生
成方式を説明する。

通常、当該表示制御回路ｌにおいては、Ｉドツト分のク
ロック周波数を原振とする水晶発振器から、１文字分の
キャラクタクロック（ＣＨＣＫ）を生成し、該キャラク
タクロック（ＣＩＩＣＫ）を分周して、水平同期信号（
ＨＳＹＮＣ）を作り、該水平同期信号（ＩＩｓＹＮＣ）
を分周して垂直同期信号（ＶＳＹＮＣ）を生成している
。

第３図は、当該表示制御回路に、本発明を実施するのに
必要な、前述のアダプタ（ＡＤＰ）　２を接続した場合
の、水平同期信号（ＨＳＹＮＣ）と、垂直間）用信号（
ＶＳＹＮＣ）を生成する一例を示しており、（ａ）は水
平同期信号（）ＩＳＹＮＣ）を生成する場合を示し、（
ｂ）は垂直同期信号（ＶＳＹＮＣ）を生成する場合を示
している。

第２図からも明らかなように、アダプタ（ＡＤＰ）２か
らは、前述の制御信号（ＪＳＹＮＣ，＊ＶＳＹＮＣ）と
、該アダプタ（ＡＤＰ）が接続されていることを示すア
ダプタ（ＡＤＰ）接続信号（＊＾叶Ｃ）が送出されてく
る。

コノ制御信号（＊ＨＳＹＮＣ、＊ＶＳＹＮＣ）と、アダ
プタ（ＡＤＰ）接続信号（傘ＡＤＰＣ）が送出されてく
ると、当該表示制御回路１においては、図示の選択論理
によって、該アダプタ（ＡＤＰ）から送出されてくる制
？Ｉｌｌ信号（＊ｌｌ５ＹＮＣ，＊ＶＳＹＮＣ）に基づ
いて、水平同期信号（ＨＳＹＮＣ）　、及び垂直同期信
号（ＶＳＹＮＣ）がそれぞれ生成され、該アダプタ（Ａ
ＤＰ）が接続されていない場合には、当該パーソナルコ
ンピュータ専用のディスプレイ（ＣＲＴ）に対する水平
同期信号（ＨＳＹＮＣ）、及び垂直同期信号（ＶＳＹＮ
Ｃ）が生成されることが分かる。

このようにして生成された、水平同期信号（ＩＩｓＹＮ
Ｃ）　、及び垂直同期信号（ＶＳＹＮＣ）によって、パ
ーソナルコンピュータ専用のディスプレイ（ＣＲＴ）　
、或いはテレビ用のディスプレイ（ＴＶ）に対するビデ
オ信号（ＶＩＤＥＣＲ，Ｇ、Ｂ、Ｉ）が生成され、それ
ぞれ、パーソナルコンピュータ専用のディスプレイ（Ｃ
ＲＴ）　、　或いはアダプタ（ＡＤＰ）に送出される。

このように、本発明は、表示制御回路に、テレビ用ディ
スプレイ（ＴＶ）に対するアダプタ（ＡＤＰ）が接続さ
れた場合、上記表示制御回路での専用ディスプレイ（Ｃ
ｌ？Ｔ）に対する水平同期信号（ＨＳＹＮＣ）が、テレ
ビ用水平同期信号（ＨＳＹＮＣ）の１７２に圧縮できる
ことに着目し、該１／２に圧縮した制御信号（ＩＩＩＳ
ＹＮＣ，＊ＶＳＹＮＣ）を表示制御回路側に送出し、該
表示制御回路においては、当該制御信号（輔５ＹＮＣ，
＊ＶＳＹＮＣ）に基づいて、テレビ用のディスプレイ（
ＴＶ）に表示する為のビデオ信号ｍＤＥｏ　Ｒ，Ｇ、Ｂ
、Ｉ）を生成して、該アダプタ（ＡＤＰ）に送出するよ
うにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の表示周波数変換
方式は、計算機用の表示機構と、一般テレビ用の表示機
構とを切り替えて、画像データを表示するのに、該計算
機システム側に備えられている表示制御回路と、上記一
般テレビ用の表示機構との間に表示周波数を変換する為
のアダプタ（ＡＤＰ）を具備している計算機システムに
おいて、上記表示制御回路と、アダプタ（へ叶）との間
では、一般テレビ用の表示機構に必要な水平同期信号（
ＨＳＹＮＣ）が１７２に圧縮できることに着目し、上記
アダプタ（八〇Ｐ）に、該水平同期信号（ＨＳＹＮＣ）
を１／２に圧縮して生成した制御信号（＊ＨＳＹＮＣ，
＊ＶＳＹＮＣ）を、上記表示制御回路に送出する機構を
設けることにより、該表示制御回路から、該制御信号（
＊Ｈ３ＹＮＣ。

＊ＶＳＹＮＣ）に基づいて、テレビの１水平開期信号の
間に、′２水平ライン分のビデオ信号を送出し、該２水
平ライン分毎のビデオ信号をアダプタ（ＡＤＰ）におい
て、２つのビデオ信号記憶メモリに受信する際には、一
方のビデオ信号記憶メモリに上記の２水平ライン分のビ
デオ信号を受信して一方のビデオ信号を捨てている間に
、他方のビデオ信号記憶メモリから、１水平ライン分の
ビデオ信号を上記テレビ用表示機構に送出するようにし
たものであるので、表示周波数変換アダプタ（ＡＤＰ）
でのビデオメモリの容量を１／２００に節減することが
でき、安価で、且つ小型のアダプタ（ＡＤＰ）を構成す
ることができる効果がある。

【図面の簡単な説明】

第１図は本発明の表示周波数変換方式の原理を説明する
図。 第２図は本発明の一実施例をブロック図で示した図。 第３図は表示制御回路における水平同期信号（ＨＳＹＮ
Ｃ）　、垂直同期信号（ＶＳＹＮＣ）生成回路の一例を
示した図。 第４図は従来の表示周波数変換方式の概念を説明する図
。 である。 図面において、 ■は表示制御回路、　　２はアダプタ（ＡＤＰ）。 ２１はラインバッファ制御部。 ２１０．２１４はシフトレジスタ（ＳＲ）。 ２１１はう・７チ回路、２１２はラインバッファＡ。 ２１３　はラインバッファＢ。 ２２は制御信号（＊ＨＳＹＮＣ，寧ＶＳＹＮＣ）生成回
路（ＶＨＣＳ）　。 ２３はメモリ制御部（ＭＣ）、　２４は同期信号発生部
（ＳＳＣ）　。 ２５はテレビ用ビデオ信号出力部（ＴＶＯ）　。 ３はディスプレイ（ＴＶ）、　４はディスプレイ（ＣＩ
？Ｔ）。 ＊ＡＤＰＣはアダプタ（ＡＤＰ）接続信号。 ＨＳＹＮＣは水平同期信号、　ＶＳＹＮＣは垂直同期信
号。 ＶＩＤＥＯＲ，Ｇ、Ｂ、Ｉはビデオ信号。 をそれぞれ示す。 （△ｏｐ誹ソ）　　　　　　　　　　　　　　　　　　
　　　Ｃｂ）拓３日 白　土・ｎ゛）−・Ｔ− （ｂ） 了芝来／）表１、用３反数変委方式力偵没４説明マろ困
帖　４　日

Claims (3)

【特許請求の範囲】
1. （１）計算機用の表示機構（４）と、一般テレビ用の表
   示機構（３）とを切り替えて、画像データを表示するの
   に、該計算機システム側に備えられている表示制御回路
   （１）と、上記一般テレビ用の表示機構（３）との間に
   表示周波数を変換する為のアダプタ（ＡＤＰ）（２）を
   具備している計算機システムにおいて、 上記アダプタ（ＡＤＰ）（２）に、一般テレビ用の表示
   機構に必要な水平同期信号（ＨＳＹＮＣ）を圧縮して生
   成した制御信号（＊ＨＳＹＮＣ、＊ＶＳＹＮＣ）を、上
   記表示制御回路（１）に送出する手段（ＶＨＣＳ）（２
   ２）を設け、該表示制御回路（１）においては、上記制
   御信号（＊ＨＳＹＮＣ、＊ＶＳＹＮＣ）に基づいて、ビ
   デオ信号を生成し、上記アダプタ（ＡＤＰ）（２）に送
   出するようにして該表示制御回路（１）と、アダプタ（
   ＡＤＰ）（２）との間の整合をとるようにしたことを特
   徴とする表示周波数変換方式。
2. （２）上記一般テレビ用の表示機構に必要な水平同期信
   号（ＨＳＹＮＣ）を圧縮して制御信号（＊ＨＳＹＮＣ、
   ＊ＶＳＹＮＣ）を生成するのに、該水平同期信号（ＨＳ
   ＹＮＣ）に対する圧縮比を１／２としたことを特徴とす
   る特許請求の範囲第１項に記載の表示周波数変換方式。
3. （３）上記表示制御回路（１）から送られてきたビデオ
   信号を受信する際に、２水平ライン分のビデオ信号記憶
   メモリ（２１２、２１３）を設け、一方のビデオ信号記
   憶メモリ（２１２、又は２１３）に、上記ビデオ信号を
   受信している時には、他方のビデオ信号記憶メモリ（２
   １３、又は２１２）から読み出して、上記一般テレビ用
   の表示機構（３）で表示するようにしたことを特徴とす
   る特許請求の範囲第１項、又は第２項に記載の表示周波
   数変換方式。