JPS62154878A - Synchronizing signal separating circuit - Google Patents

Synchronizing signal separating circuit

Info

Publication number
JPS62154878A
JPS62154878A JP29503385A JP29503385A JPS62154878A JP S62154878 A JPS62154878 A JP S62154878A JP 29503385 A JP29503385 A JP 29503385A JP 29503385 A JP29503385 A JP 29503385A JP S62154878 A JPS62154878 A JP S62154878A
Authority
JP
Japan
Prior art keywords
synchronization signal
pulse
circuit
output
synchronizing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29503385A
Other languages
Japanese (ja)
Inventor
Toshiyuki Ichikawa
俊亨 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29503385A priority Critical patent/JPS62154878A/en
Publication of JPS62154878A publication Critical patent/JPS62154878A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To remove the influence of external noise and to obtain a highly accurate horizontally synchronizing signal by providing two monostable multivibrators for separating a horizontally synchronizing signal from a composite synchronizing signal and an AND circuit. CONSTITUTION:The outputs of the 1st and 2nd monostable multivibrators 2, 3 are supplied to the AND circuit 4 and a pulse with the same width as that of a horizontally synchronizing signal is generated from an output terminal 5. When external noise is included in a composite synchronizing signal, the 1st vibrator 2 generates a pulse by the noise, but the 2nd vibrator 3 generates an output with almost the same period as a horizontally synchronizing pulse, the outputs of the vibrators 2, 3 are supplied to the AND circuit 4 and the AND operation of both the inputs is executed to cancel the noise, so that the noise generated in the horizontally synchronizing pulse period is not outputted.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、NT S C(National Te1
evisionSysten Conm1tee )方
式のテレビジョンの複合同期信号から水平同期信号のみ
を分離する同期信号分離回路に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention is based on NTSC (National Te1
The present invention relates to a synchronization signal separation circuit that separates only a horizontal synchronization signal from a composite synchronization signal of a television based on the system.

〔従来の技術〕[Conventional technology]

第3図は、複合同期信号の周波数分離、すなわち、高い
周波数成分を持つ水平同期信号と、比較的低い周波数成
分を持つ垂直同期信号との分離を行なう従来の同期信号
分離回路を示す回路図である。図において、1は複合同
期信号が入力される入力端子、6は入力される複合同期
信号を微分することにより水平同期信号を得る微分回路
、7は上記複合同期信号から垂直同期信号を得る積分回
路、8,9は夫々上記微分回路6.積分回路7の出力端
子、10はA F C(Automatic Freq
uencyControl  ;自動周波数制御)回路
、11はコンパレーターである。
FIG. 3 is a circuit diagram showing a conventional synchronization signal separation circuit that performs frequency separation of a composite synchronization signal, that is, separates a horizontal synchronization signal with a high frequency component and a vertical synchronization signal with a relatively low frequency component. be. In the figure, 1 is an input terminal into which a composite synchronization signal is input, 6 is a differentiating circuit that obtains a horizontal synchronization signal by differentiating the input composite synchronization signal, and 7 is an integration circuit that obtains a vertical synchronization signal from the composite synchronization signal. , 8 and 9 are the differentiating circuits 6., 9, and 9, respectively. The output terminal of the integrating circuit 7, 10 is an AFC (Automatic Freq
11 is a comparator.

以上のような構成から成る従来の同期信号分離回路にお
いては、入力端子1.出力端子5a。
In the conventional synchronization signal separation circuit having the above configuration, input terminals 1. Output terminal 5a.

5bの波形は夫々第4図(a) (bl (C1に示さ
れるごとき波形となる。すなわち、入力端子1に第4図
(a)の波形の複合同期信号が入力されると、出力端子
5aには第4図(blに示されるごとき水平同期信号が
現われ、出力端子5bには第4図(C1に示されるごと
き垂直同期信号が現われる。ここで、第3図に示される
同期信号分離回路において複合同期信号から水平同期信
号を分離する微分回路が周波数の高い交流はど通過させ
易い性質を持っているため、もし複合同期信号にパルス
性の雑音が重畳しているような場合、容易に微分回路6
を通過することになり水平走査に対し重大な妨害を与え
る。
The waveforms of 5b are as shown in FIG. A horizontal synchronizing signal as shown in FIG. 4 (bl) appears at the output terminal 5b, and a vertical synchronizing signal as shown in FIG. 4 (C1) appears at the output terminal 5b. The differentiating circuit that separates the horizontal synchronization signal from the composite synchronization signal has a property of easily passing high-frequency alternating current, so if pulse noise is superimposed on the composite synchronization signal, it will easily pass through. Differential circuit 6
This causes serious interference with horizontal scanning.

従って、第3図に示される従来の同期信号分離回路では
、この妨害から逃れるために、映像信号から同期信号を
取り出す同期分離回路(振幅分離回路)にノイズキラー
回路なる雑音防止回路を付加してパルス性のノイズを除
去していた。
Therefore, in the conventional synchronization signal separation circuit shown in Fig. 3, in order to escape from this interference, a noise prevention circuit called a noise killer circuit is added to the synchronization separation circuit (amplitude separation circuit) that extracts the synchronization signal from the video signal. It removed pulse noise.

さらに、従来の同期信号分離回路においては、受像機の
水平同期を安定に保つための切込みパルス、及び等化パ
ルスの影♂を受ける。すなわち、第4図(alに示され
る時間TIの期間が、その影響を受けた垂直間′期信号
期間を示しており、この期間において微分回路6から得
られるパルスの周波数は第4図(b)の波形から見られ
るように、他の区間での2倍の周波数となる。この信号
をAFC回路10に大ノコしたとき、AFC回路10の
調整が悪いと出力周波数が変動し、テレビジョン画面の
上部が曲る等の悪影響を受ける。このため、従来はAF
C回路のダンピングファクタを大きめに取り、系の応答
を遅くし、またAFC回路10のロックレンジを数百H
z程度の極めて狭い範囲に取るよう構成されている。こ
のことは、AFC回路10の設計に際し、部品定数等に
かなりの精度が要求されることになる。
Furthermore, the conventional synchronization signal separation circuit is affected by the cutting pulse and equalization pulse for stably maintaining the horizontal synchronization of the receiver. That is, the period of time TI shown in FIG. ), the frequency is twice that in other sections.When this signal is sent to the AFC circuit 10, if the AFC circuit 10 is poorly adjusted, the output frequency will fluctuate, causing the television screen to change. This causes the upper part of the AF to bend, etc.
The damping factor of the C circuit is set large to slow down the response of the system, and the lock range of the AFC circuit 10 is set to several hundred H.
It is configured to take an extremely narrow range of about z. This means that when designing the AFC circuit 10, considerable accuracy is required for component constants and the like.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の同期信号分離回路は以上のように構成されている
ので、雑音防止回路を設けてパルス性のノイズを除去し
なければならず、またAFC回路を高精度とするために
回路が複雑となるなどの問題点があった。
Since the conventional synchronization signal separation circuit is configured as described above, it is necessary to provide a noise prevention circuit to remove pulse noise, and the circuit becomes complicated in order to make the AFC circuit highly accurate. There were problems such as:

この発明はかかる問題点を解決するためになされたもの
で、耐雑音特性を高められ、かつ特別に付加回路を設け
ることなく、少ない部品で、複合同期信号から水平同期
信号を分離することができる同期信号分離回路を得るこ
とを目的とする。
This invention was made to solve these problems, and has improved noise resistance, and can separate the horizontal synchronization signal from the composite synchronization signal with a small number of parts without the need for a special additional circuit. The purpose is to obtain a synchronization signal separation circuit.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る同期信号分離回路は、入力される複合同
期信号のパルス前縁によりトリガされてパルス出力する
第1の単安定マルチバイブレータと、この第1の単安定
マルチバイブレータの後縁によりトリガされてパルス出
力する第2の単安定マルチバイブレータとを備えるとと
もに、上記第1、第2の単安定マルチバイブレータから
出力される出力パルスの論理積をとる論理積回路とを備
えたものである。
The synchronizing signal separation circuit according to the present invention includes a first monostable multivibrator that is triggered by the leading edge of a pulse of an input composite synchronizing signal and outputs a pulse, and a first monostable multivibrator that is triggered by the trailing edge of the first monostable multivibrator. and a second monostable multivibrator that outputs pulses, and an AND circuit that performs an AND of output pulses output from the first and second monostable multivibrators.

〔作用〕[Effect]

この発明においては、第1.第2の単安定マルチバイブ
レータが複合同期信号のパルスに基づいて、夫々一定の
パルスを出力し、これら出力パルスを論理和回路で論理
積をとることにより、第1の単安定マルチバイブレータ
の出力に基づいて水平同期信号と同一幅のパルスが得ら
れ、かつ第2の単安定マルチバイブレータの出力に基づ
いて雑音パルスが取り除かれる。
In this invention, 1. The second monostable multivibrator outputs constant pulses based on the pulses of the composite synchronization signal, and these output pulses are ANDed in an OR circuit to produce the output of the first monostable multivibrator. Based on this, a pulse with the same width as the horizontal synchronization signal is obtained, and a noise pulse is removed based on the output of the second monostable multivibrator.

〔発明の実施例〕[Embodiments of the invention]

第1図はこの発明の一実施例を示す回路図であり、図に
おいて1は複合同期信号が入力される入力端子、2は入
力する複合同期信号の前縁(この実施例では信号の立下
り)によって水平同期と同一幅のパルスを出力する第1
の単安定マルチバイブレータ、3はこの第1の単安定マ
ルチバイブレータ2の後縁(この実施例では信号の立下
り)によって所定幅のパルスを出力する第2のiE′L
安定マルチバイブレータ、4は論理積回路、5は水平同
期信号が出力される出力端子である。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. In the figure, 1 is an input terminal into which a composite synchronization signal is input, and 2 is a leading edge of the input composite synchronization signal (in this embodiment, the falling edge of the signal). ) to output a pulse with the same width as the horizontal synchronization.
3 is a second iE'L which outputs a pulse of a predetermined width by the trailing edge (falling edge of the signal in this embodiment) of the first monostable multivibrator 2.
A stable multivibrator, 4 is an AND circuit, and 5 is an output terminal from which a horizontal synchronizing signal is output.

上述のように構成された本発明の同期信号分離回路の動
作を次に説明する。ここで、第4図は第3図の各部にお
ける波形を示すタイムチャートであり、図における(a
lは入力端子1に入力される復合同期信号を示すパルス
波形、(b)は第1の単安定マルチバイブレータ2から
出力されるパルス波形、(C)は第2の単安定マルチバ
イブレータから出力されるパルス波形、(d)は論理積
回路4の出力波形を夫々示す。
The operation of the synchronization signal separation circuit of the present invention configured as described above will now be described. Here, FIG. 4 is a time chart showing waveforms at each part in FIG.
l is a pulse waveform indicating a decoupled synchronization signal input to input terminal 1, (b) is a pulse waveform output from the first monostable multivibrator 2, and (C) is a pulse waveform output from the second monostable multivibrator. (d) shows the output waveform of the AND circuit 4, respectively.

まず、NTSC方式の信号である複合同期信号が入力端
子1に供給されると、この信号が第1の単安定マルチバ
イブレータ2に供給され、第2図(alに示されるパル
スの立上り(前縁)から、水平同期パルスの幅と同じ幅
(約4.76μS)のパルスを出力Qより発生する(第
2図(b))。そしてこの第1の単安定マルチバイブレ
ータ2の出力は第2の単安定マルチバイブレータ3に供
給され、第2図(blに示されるパルスの立下り(後縁
)に基づき、1水平期間(63,5μs)のパルスが前
記単安定マルチバイブレータ2より出力されるパルス幅
、すなわち、水平同期パルスの幅を差し引いた幅(58
,7μs)をもつパルスを出力Qより発生する(第2図
(C))。
First, when a composite synchronizing signal, which is an NTSC signal, is supplied to the input terminal 1, this signal is supplied to the first monostable multivibrator 2, and the rising edge (leading edge) of the pulse shown in FIG. ), a pulse with the same width (approximately 4.76 μS) as the horizontal synchronizing pulse is generated from the output Q (Fig. 2 (b)).The output of the first monostable multivibrator 2 is then A pulse is supplied to the monostable multivibrator 3, and a pulse of one horizontal period (63.5 μs) is output from the monostable multivibrator 2 based on the trailing edge of the pulse shown in FIG. width, i.e. the width minus the width of the horizontal sync pulse (58
, 7 μs) is generated from the output Q (FIG. 2(C)).

さらに、第2図(blで示された第1の単安定マルチバ
イブレータ2の出力と第2図(C1で示された第2の単
安定マルチバイブレータ3の出力は、論理積回路4に供
給されて、第2図Fdlに示す水平同期と同じ幅を、も
つパルスを出力端子5より発生する。
Furthermore, the output of the first monostable multivibrator 2 shown in FIG. 2 (bl) and the output of the second monostable multivibrator 3 shown in FIG. Then, a pulse having the same width as the horizontal synchronization shown in FIG. 2 Fdl is generated from the output terminal 5.

ここで、上述の複合同期信号に外部雑音が含まれている
場合、第1の単安定マルチバイブレータ2は、その雑音
によってパルスを発生するが、第2の単安定マルチバイ
ブレータ3が水平同期パルスとほぼ同周期の出力を発生
し、さらに単安定マルチバイブレータ2,3の出力が論
理積回路4に供給され、論理積がとられることによって
雑音が取り消されるため水平同期パルス周期間に発生し
た雑音は出力されない。
Here, if the above-mentioned composite synchronization signal contains external noise, the first monostable multivibrator 2 generates a pulse due to the noise, but the second monostable multivibrator 3 generates a horizontal synchronization pulse. The outputs of almost the same period are generated, and the outputs of the monostable multivibrators 2 and 3 are supplied to the AND circuit 4, and the noise is canceled by taking the AND, so the noise generated between the horizontal synchronizing pulse periods is No output.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば複合同期信号から水平
同期信号を分離するよう2つの単安定マルチバイブレー
タと、論理積回路を備え、ディジタル処理して構成した
ので、外部雑音の影啓を排除できるとともに、高精度の
水平同期信号が得られる効果がある。
As described above, according to the present invention, two monostable multivibrators and an AND circuit are provided to separate the horizontal synchronization signal from the composite synchronization signal, and the structure is digitally processed, thereby eliminating the influence of external noise. At the same time, it is possible to obtain a highly accurate horizontal synchronization signal.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例による同期信号分離回路を
示す構成図、第2図はその要部の動作を示すタイムチャ
ート、第3図は従来の同期信号分離回路を示す構成図、
第4図はその要部の動作を示すタイムチャートである。 図において、2.3は単安定マルチバイブレータ、4は
論理積回路である。 なお、各図中同一符号は同一、又は相当部分を示す。 代理人  大  岩  増  !ijI<ばか2名)第
1図 1 入力端) 2 イを今仁マル今ハ゛イフ1し−クー3、り5まマル
をベイ几−ター 4衾G丁V種回T) 5 處カ炉へ毛 第2図 (d)          L 第3図 第4図 (C) 手続補正音(自発 昭和 61年 6月118
FIG. 1 is a block diagram showing a synchronization signal separation circuit according to an embodiment of the present invention, FIG. 2 is a time chart showing the operation of its main parts, and FIG. 3 is a block diagram showing a conventional synchronization signal separation circuit.
FIG. 4 is a time chart showing the operation of the main parts. In the figure, 2.3 is a monostable multivibrator, and 4 is an AND circuit. Note that the same reference numerals in each figure indicate the same or equivalent parts. Agent Masu Oiwa! ij I<2 idiots) Fig. 1 1 Input terminal) 2 A to Imahito Maru I now have high 1 - Ku 3, R 5 Maru to Bay Converter 4 衾 G cho V type times T) 5 To the furnace Figure 2 (d) L Figure 3 Figure 4 (C) Procedural correction sound (spontaneous June 118, 1988)

Claims (1)

【特許請求の範囲】[Claims] (1)テレビジョンにおける水平同期信号、並びに垂直
同期信号が含まれる複合同期信号を入力し、該複合同期
信号から該水平同期信号のみを分離する同期信号分離回
路において、前記複合同期信号を入力し、該複合同期信
号の各パルス前縁によりトリガされ、所定の水平同期信
号に一致するパルス幅の出力パルスを出力する第1の単
安定マルチバイブレータと、前記第1の単安定マルチバ
イブレータの出力パルスを入力し、該各出力パルスの後
縁によりトリガされ、前記所定の水平同期信号の一周期
幅から該出力パルス幅を差し引いた値のパルス幅を持つ
出力パルスを出力する第2の単安定マルチバイブレータ
と、前記第1、第2の単安定マルチバイブレータの出力
パルスを入力とし、論理積を演算する論理積回路とを備
えたことを特徴とする同期信号分離回路。
(1) A composite synchronization signal containing a horizontal synchronization signal and a vertical synchronization signal in a television is input, and the composite synchronization signal is input to a synchronization signal separation circuit that separates only the horizontal synchronization signal from the composite synchronization signal. , a first monostable multivibrator that is triggered by a leading edge of each pulse of the composite synchronization signal and outputs an output pulse with a pulse width that matches a predetermined horizontal synchronization signal; and an output pulse of the first monostable multivibrator. and is triggered by the trailing edge of each output pulse, and outputs an output pulse having a pulse width equal to the width of one cycle of the predetermined horizontal synchronization signal minus the output pulse width. A synchronous signal separation circuit comprising: a vibrator; and an AND circuit which receives output pulses from the first and second monostable multivibrators and calculates an AND.
JP29503385A 1985-12-26 1985-12-26 Synchronizing signal separating circuit Pending JPS62154878A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29503385A JPS62154878A (en) 1985-12-26 1985-12-26 Synchronizing signal separating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29503385A JPS62154878A (en) 1985-12-26 1985-12-26 Synchronizing signal separating circuit

Publications (1)

Publication Number Publication Date
JPS62154878A true JPS62154878A (en) 1987-07-09

Family

ID=17815449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29503385A Pending JPS62154878A (en) 1985-12-26 1985-12-26 Synchronizing signal separating circuit

Country Status (1)

Country Link
JP (1) JPS62154878A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012509A1 (en) * 1991-01-08 1992-07-23 Fanuc Ltd Apparatus for driving planar display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992012509A1 (en) * 1991-01-08 1992-07-23 Fanuc Ltd Apparatus for driving planar display device

Similar Documents

Publication Publication Date Title
JPS5815376A (en) Amplitude detecting circuit for television signal
JPS6316071B2 (en)
JPS62154878A (en) Synchronizing signal separating circuit
JPS6318779A (en) Separating device for horizontal synchronizing signal
JPH0218636B2 (en)
JP3405008B2 (en) Vertical sync signal circuit
JP3316519B2 (en) Digital sync separation circuit
JPH02280574A (en) Video signal circuit
JPS62164379A (en) Signal generator circuit for blanking
JPS632468A (en) Synchronizing separation circuit
JPS63292775A (en) Horizontal deflecting circuit
JPS60229590A (en) Timing pulse generating circuit
JPS61161079A (en) Synchronizing signal detection circuit for television video signal
JPS581006Y2 (en) synchronous circuit
JPH0496578A (en) Vertical synchronizing signal separation circuit
JPS6115627B2 (en)
JPS603256B2 (en) synchronous circuit
JPS61161873A (en) Clamping circuit of video signal
JPH06327023A (en) Burst gate pulse generating circuit
JPH06311386A (en) Vertical synchronizing separator circuit
JPS637078B2 (en)
JPH0657053B2 (en) Ghost detection circuit
JPS6310974A (en) Vertical synchronizing circuit
JPH04150394A (en) Cross color reduction circuit
JPS6269788A (en) Information adding circuit for television signal