JPS61161873A - Clamping circuit of video signal - Google Patents

Clamping circuit of video signal

Info

Publication number
JPS61161873A
JPS61161873A JP60002154A JP215485A JPS61161873A JP S61161873 A JPS61161873 A JP S61161873A JP 60002154 A JP60002154 A JP 60002154A JP 215485 A JP215485 A JP 215485A JP S61161873 A JPS61161873 A JP S61161873A
Authority
JP
Japan
Prior art keywords
circuit
signal
sampling
output
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60002154A
Other languages
Japanese (ja)
Other versions
JPH0542871B2 (en
Inventor
Kenji Hashi
賢二 橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60002154A priority Critical patent/JPS61161873A/en
Publication of JPS61161873A publication Critical patent/JPS61161873A/en
Publication of JPH0542871B2 publication Critical patent/JPH0542871B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To nullify the deviation component in the pedestal level for 1-horizontal cycle to obtain a stable output signal by making the delay time difference between the signals from 2 sample-holding circuits to be approximately 1 horizontal cycle to mix the two outputs. CONSTITUTION:The video signal (a) supplied to an input terminal 1 is supplied to an adder 10 and to a synchronizing separating circuit 11. The synchronizing signal (b) separated by the circuit 11 is supplied to a sampling pulse generating circuit 12, so that timing pulses (c) and (d) are supplied to first and second sample-holding circuits 5 and 6. The output signals of the circuit 5 and 6 are so made as the time difference between their phases is approximately 1H, and these outputs are added by an adder 7. In consequence, the phase of color burst inverses at every 1H. Accordingly, the component that causes the pedestal level deviation per 1H which can not be removed even by an LPF4 and hence remains, is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 木兄明紘映像信号のクランプ回路の改良に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] Akihiro Kinoe This invention relates to an improvement in a clamp circuit for video signals.

〔従来の技術〕[Conventional technology]

複合カラー信号の直流再生を行う場合にはクランプ回路
が使用されておシ、このクランプ回路として杜、パンク
ポーチ(back porch)での電圧を検出し、逆
極性にした信号を増幅し、入力や複合カラー信号と混合
してペデスタル電圧を固定するクランプ回路が使用され
ていた0 そして、カラー映像信号のパックポーチにはカラーバー
ストが付加されているので、パンクポーチの電圧を検出
する以前にカラーバースト成分を除去するためのフィル
タが設けられている。
When performing DC reproduction of a composite color signal, a clamp circuit is used.This clamp circuit detects the voltage at the back porch, amplifies the signal with the opposite polarity, and connects the input and A clamp circuit was used to fix the pedestal voltage by mixing it with the composite color signal.0 Also, since a color burst is added to the pack pouch of the color video signal, the color burst is generated before detecting the voltage of the puncture pouch. A filter is provided to remove the components.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のクランプ回路では、カラーバーストを付
加するときに、カラーバーストのひずみによシフィルタ
で完全に除去することができない成分を含むことがあプ
、ペデスタル電圧が力2−バーストの影響を受け、NT
SC方式の場合には1水平周期ごとに変動することがあ
るという問題点があった。
In the conventional clamp circuit described above, when adding a color burst, the distortion of the color burst may include a component that cannot be completely removed by the filter, and the pedestal voltage is affected by the force 2-burst. , N.T.
In the case of the SC method, there is a problem in that it may vary every horizontal period.

これは、サブキャリアを変調してカラーバーストを生成
するとき、サブキャリアよシも高い周波数成分を含む信
号で変調を行うと低周波成分を生以NTSC方式の信号
の場合、1水平局期ととにサブキャリアの位相が反転す
るため、ペデスタルレベルがIHととに変動する成分を
生ずる。特に、カラーバーストのエンベロープの立上り
が早い波形については、ローパスフィルタで除去するこ
とができない低周波成分を生じやすい。
This means that when a color burst is generated by modulating a subcarrier, if the subcarrier is modulated with a signal that also contains high frequency components, the low frequency components will be generated. Since the phase of the subcarrier is inverted between IH and IH, a component whose pedestal level fluctuates between IH and IH is generated. In particular, a waveform in which the envelope of a color burst rises quickly tends to generate low frequency components that cannot be removed by a low-pass filter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は以上の点に鑑み、このよう表問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は簡単な構成によって、1水平周期ごとにペデスタルレ
ベルが変動する成分を打消し、安定化された出力信号を
得ることができる映像信号のクランプ回路を提供するこ
とKある。
In view of the above points, the present invention has been made to solve the table problem and eliminate such drawbacks.The purpose of the present invention is to cancel the component in which the pedestal level fluctuates every horizontal period through a simple configuration. An object of the present invention is to provide a video signal clamp circuit that can obtain a stabilized output signal.

このような目的を達成するため、本発明は、出力の複合
カラー信号からカラーバースト成分をフィルタで除去し
九後映像信号のバンクポーチの電圧を得る第1のサンプ
リングホールド回路と、この第1のサンプリングホール
ド回路からの信号を入力としその第1のサンプリングホ
ールド回路の出力に対して所定の水平周期遅れた信号を
出力する第2のサンプリングホールド回路と、上記第1
および第2のサンプリングホールド回路の出力信号を加
算しループフィルタを経由して入力複合カラー信号と混
合しクランプされた出力信号を得る手段と、同期信号か
ら上記第1および第2のサンプリングホールド回路を駆
動する手段とを備え、カラーバーストの影響による出力
信号のベデスタ  −ルレベル変動を低減し得るようK
し丸ものである。
In order to achieve such an object, the present invention includes a first sampling and holding circuit that removes color burst components from an output composite color signal using a filter and obtains a bank pouch voltage of a post-digital video signal; a second sampling and holding circuit that receives a signal from the sampling and holding circuit and outputs a signal that is delayed by a predetermined horizontal period with respect to the output of the first sampling and holding circuit;
and means for adding the output signals of the second sampling and holding circuits and mixing them with the input composite color signal via a loop filter to obtain a clamped output signal; A drive means is provided to reduce the Bedestal level fluctuation of the output signal due to the influence of color burst.
It's a round thing.

〔作用〕[Effect]

第1および第2の2つのサンプリングホールド回路を有
し、この2つのサンプリングホールド回路は外部から供
給された同期信号または入力映像信号から同期分離して
得られた同期信号を基にして発生するパルスによって駆
動され、第1および第2のサンプリング回路の信号の遅
延時間差を約1水千周期とし両者の出力を混合するとと
Kよシ、1水平周期ととにペデスタルレベルが変動する
成分を打消し安定化された出力信号を得る。
It has two sampling and holding circuits, a first and a second sampling and holding circuit, and these two sampling and holding circuits generate pulses based on a synchronizing signal supplied from the outside or a synchronizing signal obtained by synchronously separating the input video signal. When the delay time difference between the signals of the first and second sampling circuits is set to approximately 1,000 cycles, and the outputs of both are mixed, the component in which the pedestal level fluctuates between 1 horizontal cycle and 1 horizontal cycle is canceled out. Obtain a stabilized output signal.

〔実施例〕〔Example〕

以下、図面に基づき本発明の実施例を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings.

第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

図において、1唸映像信号が供給される入力端子、2は
映像増幅回路、3は出力端子、4は出力の複合力2−信
号からカラーバースト成分を除去するローパスフィルタ
、5はこのローパスフィルタ4の出力を入力とし映像信
号のバックポーチの電圧を得る第1のサンプリングホー
ルド回路、6はこの第1のサンプリングホールド回路5
からの信号を入力としそのサンプリングホールド回路5
の出力に対して約1水平周期遅れた信号を出力するサン
プリングホールド回路である。
In the figure, 1 is an input terminal to which a humming video signal is supplied, 2 is a video amplification circuit, 3 is an output terminal, 4 is a low-pass filter that removes color burst components from the output composite power 2-signal, and 5 is this low-pass filter 4. A first sampling and holding circuit 6 receives the output of the first sampling and holding circuit 5 and obtains the voltage of the back porch of the video signal.
The sampling and holding circuit 5 which inputs the signal from
This is a sampling and hold circuit that outputs a signal delayed by about one horizontal period with respect to the output of .

Tは第1および第20サンプリングホールド回路5,6
の出力信号を加算する加算回路、8はこの加算回路Tの
出力を入力とするループフィルタ、9はとのループフィ
ルタ8の出力を入力する制御信号増幅回路、10はこの
制御信号増幅回路9からの出力信号と入力複合カラー信
号とを混合する混合回路で、これら紘第1および第2の
サンプリングホールド回路の出力信号を加算しループフ
ィルタを経由して入力複合カラー信号と混合しクランプ
された出力信号を得る手段を構成している011は入力
映像信号から同期信号を分離する同期分離回路、12は
この同期分離回路11によって得られた同期信号に基い
て第1および第2のサンプリングホールド回路5,6を
それぞれサンプリングするサンプリングパルス金発生す
るサンプリングパルス発生回路で、これらは同期信号か
ら第1および第2のサンプリングホールド回路を駆動す
る手段を構成している。
T is the first and 20th sampling and holding circuits 5 and 6
8 is a loop filter that inputs the output of this adder T, 9 is a control signal amplification circuit that inputs the output of the loop filter 8, and 10 is from this control signal amplification circuit 9. A mixing circuit that mixes the output signal of the first and second sampling and holding circuits with the input composite color signal, and mixes the output signals of the first and second sampling and hold circuits with the input composite color signal via a loop filter to produce a clamped output. 011, which constitutes a means for obtaining a signal, is a synchronization separation circuit that separates a synchronization signal from an input video signal, and 12 is a first and second sampling and hold circuit 5 based on the synchronization signal obtained by this synchronization separation circuit 11. .

つぎにこの第1図に示す実施例の動作を各部の波形を示
す第2図および第3図を参照して説明する0 まず、入力端子1に供給された第2図−)に示すような
波形の映像信号轟は、第1および第2のサンプリングホ
ールド回路5および6からの誤差信号・+r(第3図(
・) l (f)参照)を加算回路Tで加算してループ
フィルタ8.制御信号増幅回路9を経由して反転された
信号と混合回路10によって混合され、映像増幅回路2
から出力端子3に送出される。また、映像増幅回路2の
出力は、ローパスフィルタ4にて力2−バースト成分が
除去されて第すのサンプリングホールド回路5に供給さ
れる0 そして、この第1のサンプリングホールド回路5はサン
プリングパルス発生回路12からのタイミングパルスc
を受け、ペデスタルレベルを1水平周期間保持する。
Next, the operation of the embodiment shown in FIG. 1 will be explained with reference to FIGS. 2 and 3 showing the waveforms of each part. The waveform of the video signal is the error signal +r from the first and second sampling and holding circuits 5 and 6 (see Fig. 3).
・) l (see f)) is added by the adding circuit T and the loop filter 8. The signal is mixed by the mixing circuit 10 with the inverted signal via the control signal amplification circuit 9, and then sent to the video amplification circuit 2.
is sent to output terminal 3. Furthermore, the output of the video amplification circuit 2 is passed through a low-pass filter 4 to remove the force 2-burst component, and then supplied to a second sampling and hold circuit 5, which generates a sampling pulse. Timing pulse c from circuit 12
and maintains the pedestal level for one horizontal cycle.

また、第2のサンプリングホールド回路6鉱、第1のサ
ンプリングホールド回路5からの信号を約1水平周期遅
れたタイミングパルスdでサンプリングし電圧を保持す
る。
Further, the signals from the second sampling and holding circuit 6 and the first sampling and holding circuit 5 are sampled with a timing pulse d delayed by about one horizontal period, and the voltage is held.

そして、サンプリングパルス発生回路12は入力映像信
号a(第2図(&)参照)から同期分離回路11で分離
された同期信号b(第2図(b)参照)を入力とし、第
2図((1) 、 (d)K示すタイミングパルスa、
dを発生し、第1および第2のサンプリングホールド回
路5および6にそれぞれ供給する。ここで、第1のサン
プリングホールド回路5は第2図に示すように1カラー
バーストが付加されている位置のパルスでサンプリング
される。また、第2のサンプリングホールド回路6は第
1のサンプリングホールド回路5がサンプリングされて
からIHよシ少し短い時間を経過し九後でサンプリング
され出力される。したがって、この第1および第2の2
つのサンプリングホールド回路5および6の出力信号の
位相は約IH時間差をもつ。
The sampling pulse generation circuit 12 inputs the synchronization signal b (see FIG. 2(b)) separated by the synchronization separation circuit 11 from the input video signal a (see FIG. 2(&)). (1), (d) K timing pulse a,
d is generated and supplied to the first and second sampling and hold circuits 5 and 6, respectively. Here, the first sampling and holding circuit 5 is sampled with a pulse at a position where one color burst is added, as shown in FIG. Further, the second sampling and holding circuit 6 is sampled and output after a slightly shorter time than IH has passed since the first sampling and holding circuit 5 is sampled. Therefore, this first and second 2
The phases of the output signals of the two sampling and holding circuits 5 and 6 have an approximately IH time difference.

NTSC方式のカラー信号のように、IHごとにカラー
バーストの位相が反転し、ローパスフィルタ4によって
も除去されずに残留するIHごとにペデスタルレベルの
変動を生ずる成分は、上記第1および第2の2つのサン
プリングホールド回路5および60出力を加算すること
Kよって低減することができる。
Like the color signal of the NTSC system, the phase of the color burst is inverted for each IH, and the components that remain without being removed by the low-pass filter 4 and that cause fluctuations in the pedestal level for each IH are the components of the first and second components described above. K can be reduced by adding the outputs of the two sampling and holding circuits 5 and 60.

このようKして、カラーパースを付加するときく生ずる
カラーバースト部分でのひずみによるIHごとのペデス
タルレベル変動に影響されない出力信号が得られる。
In this manner, an output signal can be obtained that is not affected by pedestal level fluctuations for each IH due to distortion in the color burst portion that often occurs when color perspective is added.

また、サンプリングホールド回路6を駆動するパルスと
して、同期分離回路11の信号をそのまま使用すること
ができることも明らかである。さらに、制御信号増幅回
路9に差動増幅回路を使用し、出力のクランプ電位を調
整するため調整器を付けることもできる。
It is also clear that the signal from the synchronous separation circuit 11 can be used as is as a pulse for driving the sampling and holding circuit 6. Furthermore, a differential amplifier circuit may be used as the control signal amplifier circuit 9, and a regulator may be provided to adjust the output clamp potential.

第3図は横軸に時間tをとって表わした第1図の実施例
の各部の波形図で、第2図よシも長い数Hに亘って示し
たものである。
FIG. 3 is a waveform diagram of each part of the embodiment of FIG. 1, with time t plotted on the horizontal axis, and is also shown over a longer number H than in FIG.

そして、この第3図(・)に示すようにIHごとに変動
する成分は、本発明によるクランプ回路では第3図(′
f)に示すように大幅に低減され、ループフィルタ8で
十分減衰することができることも明らかである。
In the clamp circuit according to the present invention, the component that fluctuates for each IH as shown in FIG.
It is also clear that the signal is significantly reduced as shown in f), and that it can be sufficiently attenuated by the loop filter 8.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明によれば、2つのサンプリ
ングホールド回路の信号の遅延時間差を約1水平周期と
し両者の出力を混合することにより、1水平周期ごとに
ペデスタルレベルが変動する成分を打ち消し、安定化さ
れた出力信号を得ることができるので、実用上の効果は
極めて大である。また、カラーパースを付加するときに
生ずるカラーバースト部分でのひずみによるIHごとの
ペデスタルレベル変動に影響されない出力信号を得るこ
とができるという点において極めて有効である。
As explained above, according to the present invention, by setting the delay time difference between the signals of the two sampling and holding circuits to about one horizontal period and mixing the outputs of both, the component in which the pedestal level fluctuates every horizontal period is canceled out. Since a stabilized output signal can be obtained, the practical effect is extremely large. Furthermore, it is extremely effective in that it is possible to obtain an output signal that is not affected by pedestal level fluctuations for each IH due to distortion in the color burst portion that occurs when color perspective is added.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図お
よび第3図は第1図の動作説明に供する各部の波形を示
す波形図である。 4@・・eローパスフィルタ、5,6・・・・サンプリ
ングホールド回路、T・・・・加算回路、8・・・・ル
ープフィルタ、9・・・・制御信号増幅回路、10・・
・・混合回路、11・・・・同期分離回路、12・・・
・サンプリングパルス発生回路。 第1II 第2図 (d) 第3図 □t
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are waveform diagrams showing waveforms of various parts to explain the operation of FIG. 1. 4@... e low-pass filter, 5, 6... sampling hold circuit, T... adder circuit, 8... loop filter, 9... control signal amplification circuit, 10...
...Mixing circuit, 11...Synchronization separation circuit, 12...
・Sampling pulse generation circuit. 1II Figure 2 (d) Figure 3 □t

Claims (1)

【特許請求の範囲】[Claims] 出力の複合カラー信号からカラーバースト成分をフィル
タで除去した後映像信号のバツクポーチの電圧を得る第
1のサンプリングホールド回路と、この第1のサンプリ
ングホールド回路からの信号を入力とし該第1のサンプ
リングホールド回路の出力に対して所定の水平周期遅れ
た信号を出力する第2のサンプリングホールド回路と、
前記第1および第2のサンプリングホールド回路の出力
信号を加算しループフィルタを経由して入力複合カラー
信号と混合しクランプされた出力信号を得る手段と、同
期信号から前記第1および第2のサンプリングホールド
回路を駆動する手段とを備え、カラーバーストの影響に
よる出力信号のペデスタルレベル変動を低減し得るよう
にしたことを特徴とする映像信号のクランプ回路。
A first sampling and holding circuit which obtains the back porch voltage of the video signal after removing the color burst component from the output composite color signal with a filter, and a first sampling and holding circuit which receives the signal from the first sampling and holding circuit as an input. a second sampling and hold circuit that outputs a signal delayed by a predetermined horizontal period with respect to the output of the circuit;
means for adding the output signals of the first and second sampling and holding circuits and mixing them with the input composite color signal via a loop filter to obtain a clamped output signal; 1. A video signal clamp circuit, comprising means for driving a hold circuit, and capable of reducing pedestal level fluctuations of an output signal due to the influence of color burst.
JP60002154A 1985-01-11 1985-01-11 Clamping circuit of video signal Granted JPS61161873A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60002154A JPS61161873A (en) 1985-01-11 1985-01-11 Clamping circuit of video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60002154A JPS61161873A (en) 1985-01-11 1985-01-11 Clamping circuit of video signal

Publications (2)

Publication Number Publication Date
JPS61161873A true JPS61161873A (en) 1986-07-22
JPH0542871B2 JPH0542871B2 (en) 1993-06-29

Family

ID=11521433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60002154A Granted JPS61161873A (en) 1985-01-11 1985-01-11 Clamping circuit of video signal

Country Status (1)

Country Link
JP (1) JPS61161873A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283278A (en) * 1987-02-09 1988-11-21 アーテー・エン・テー・アンド・フィリップス・テレコミュニカシオンズ・ベー・ヴェー Clamp circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283278A (en) * 1987-02-09 1988-11-21 アーテー・エン・テー・アンド・フィリップス・テレコミュニカシオンズ・ベー・ヴェー Clamp circuit

Also Published As

Publication number Publication date
JPH0542871B2 (en) 1993-06-29

Similar Documents

Publication Publication Date Title
JPS61161873A (en) Clamping circuit of video signal
JPS625515B2 (en)
EP0290183B1 (en) Pal video signal processing device
JPS6318779A (en) Separating device for horizontal synchronizing signal
KR940004511B1 (en) Reproduced color signal automatic correcting system
JPH0153545B2 (en)
JPS62235892A (en) Signal reproducing device
JP2592868B2 (en) Line-sequential information signal processing device
KR0183161B1 (en) Circuit for converting video signal of ntsc to that of pal
JPS63146668A (en) Picture quality adjusting device
JP2775801B2 (en) Video signal processing circuit
JP2605441B2 (en) Vertical period pulse output device
JPH04259169A (en) Video signal processing circuit
JPS594275A (en) Line tuning circuit
JPH01296856A (en) Synchronizing signal separating device
JPH0752920B2 (en) Video signal contour correction device
JPS62235893A (en) Signal reproducing device
JP2000184232A (en) Dc recovery circuit
JPS6193792A (en) Color signal processor
JPH0349389A (en) Magnetic recording and reproducing device
JPS5816382B2 (en) Eizou Shingo Clamp Cairo
JPH02104091A (en) Color signal processor
JPH05292342A (en) Synchronizing signal separator circuit
JPH02114772A (en) Video signal circuit
JPH0698199A (en) Video signal clamp circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees