JPS5816382B2 - Eizou Shingo Clamp Cairo - Google Patents

Eizou Shingo Clamp Cairo

Info

Publication number
JPS5816382B2
JPS5816382B2 JP50054054A JP5405475A JPS5816382B2 JP S5816382 B2 JPS5816382 B2 JP S5816382B2 JP 50054054 A JP50054054 A JP 50054054A JP 5405475 A JP5405475 A JP 5405475A JP S5816382 B2 JPS5816382 B2 JP S5816382B2
Authority
JP
Japan
Prior art keywords
circuit
clamp
video signal
output
buffer amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50054054A
Other languages
Japanese (ja)
Other versions
JPS51130115A (en
Inventor
秋山英雄
水口孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50054054A priority Critical patent/JPS5816382B2/en
Publication of JPS51130115A publication Critical patent/JPS51130115A/en
Publication of JPS5816382B2 publication Critical patent/JPS5816382B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 本発明は映像信号クランプ回路に係り、特に一定値にク
ランプされた映像信号が得られるようにした映像信号ク
ランプ回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a video signal clamp circuit, and more particularly to a video signal clamp circuit that can obtain a video signal clamped to a constant value.

従来、映像信号をクランプする方法としてはキーイング
クランプおよびフィードバッククランプなどが多く用い
られている。
Conventionally, keying clamps, feedback clamps, and the like are often used as methods for clamping video signals.

しかしながら、これらの回路を用いてカラー映像信号の
バックポーチをクランプすると、それがソフトクランプ
であっても、カラーバースト信号の影響で1水平周期お
きにクランプ電位が変化したり、またクランプパルスに
対してバースト信号の位相がずれると、その間クランプ
電位が変化する欠点があった。
However, when these circuits are used to clamp the back porch of a color video signal, even if it is a soft clamp, the clamp potential changes every horizontal period due to the influence of the color burst signal, and the clamp potential changes with respect to the clamp pulse. When the phase of the burst signal shifts, the clamp potential changes during that time.

また、入力信号の直流分の変動などに対し、クランプが
応答しきれず22771位が変動し、特に直流分が急変
した場合には、画面の擾乱の原因となるほどの欠点があ
った。
In addition, the clamp is unable to fully respond to fluctuations in the DC component of the input signal, resulting in fluctuations of 22,771 degrees, and especially when the DC component changes suddenly, there is a drawback that this can cause screen disturbance.

第1図は、従来のクランプ回路のブロック図であり、従
来から最も問題点の多いカラー映像信号のバックポーチ
をフィードバッククランプする場合のクランプ回路の動
作を説明するブロックである。
FIG. 1 is a block diagram of a conventional clamp circuit, and is a block diagram illustrating the operation of the clamp circuit when feedback clamping the back porch of a color video signal, which has conventionally caused the most problems.

同図において、1は映像信号の入力端子、2は前記映像
信号の入力端子1の映像信号に同期したクランプ用デー
トハルスa入力端子である。
In the figure, 1 is an input terminal for a video signal, and 2 is a date Hals a input terminal for clamping synchronized with the video signal of the video signal input terminal 1.

3はバッファー増幅回路で、このバッファー増幅回路3
は入力信号を低出力インピーダンスで送り出している。
3 is a buffer amplifier circuit, and this buffer amplifier circuit 3
sends out the input signal with low output impedance.

4はサンプルホールド回路で、このサンプルホールド回
路4は前記クランプ用デートハルスの入力端子2にパル
スが存在する期間中ゲートが開き、前記バッファー増幅
回路3の電位をサンプルし次のゲートパルスか到来する
までホールドする。
Reference numeral 4 designates a sample-and-hold circuit, and this sample-and-hold circuit 4 opens its gate during the period when a pulse is present at the input terminal 2 of the clamp Date Hals, samples the potential of the buffer amplifier circuit 3, and samples the potential of the buffer amplifier circuit 3 until the next gate pulse arrives. Hold.

5は直流増幅回路で、この直流増幅回路5は前記サンプ
ルホールド回路4の出力電圧を増幅して、前記映像信号
の入力端子1の入力信号に対して負帰還を施している。
Reference numeral 5 denotes a DC amplifier circuit, which amplifies the output voltage of the sample and hold circuit 4 and provides negative feedback to the input signal of the video signal input terminal 1.

6は出力端子である。なお、図示を省略しているが、入
力信号のカラーバースト信号の影響を少なくするために
、前記サンプルホールド回路4の入力にカラー副搬送波
周波数に共振するフィルタを入れることが多い。
6 is an output terminal. Although not shown in the drawings, in order to reduce the influence of the color burst signal of the input signal, a filter that resonates with the color subcarrier frequency is often installed at the input of the sample and hold circuit 4.

このように構成されている従来のクランプ回路において
は、フィル−ドパツクループにより、出力端子6からバ
ックポーチが固定された映像信号を得ようとしている。
In the conventional clamp circuit configured in this manner, a video signal with a fixed back porch is obtained from the output terminal 6 by means of a field pack loop.

しかしながら、サンプルホールド回路4の入力に入れる
フィルタの性能に限度があること、入力のバースト信号
波形が実際の回線では歪を受けること、およびフィード
バックルーズの利得に限度があることなどの多くの理由
から、入力バースト信号の影響および入力信号の直流分
の変動などによりクランプ電位が変化するなどの欠点が
あった本発明の目的は、上記従来の欠点を除去するため
に、カラーバースト信号や入力信号の直流分の変動に対
しても、映像信号の所定の場所を常に一定電位に保つこ
とが出来る映像信号のクランプ回路を提供することにあ
る。
However, due to many reasons such as there is a limit to the performance of the filter input to the sample and hold circuit 4, the input burst signal waveform is subject to distortion in an actual line, and there is a limit to the gain of the feedback loop. , the clamp potential changes due to the influence of the input burst signal and fluctuations in the DC component of the input signal.The purpose of the present invention is to eliminate the above-mentioned drawbacks of the conventional technology by adjusting the color burst signal and input signal. It is an object of the present invention to provide a video signal clamp circuit that can always maintain a predetermined location of a video signal at a constant potential even when the DC component varies.

本発明は、クランプされた映像信号に含まれているクラ
ンプ誤差電圧を検出し、この検出したクランプ誤差電圧
を映像信号に含まれているクランプ誤差電圧に対して逆
極性に加算し、前記映像信号のり2ンプ誤差を除去して
、一定値にクランプされた映像信号が得られるようにし
たことを特徴とする映像信号クランプ回路を提供するこ
とにある。
The present invention detects a clamp error voltage included in a clamped video signal, adds the detected clamp error voltage with the opposite polarity to the clamp error voltage included in the video signal, and adds the detected clamp error voltage to the clamp error voltage included in the video signal. It is an object of the present invention to provide a video signal clamp circuit characterized in that a video signal clamped to a constant value can be obtained by removing a 2-amp error.

。次に本発明の実施例について図面を径間して説明
する。
. Next, embodiments of the present invention will be described with reference to the drawings.

第2図は本発明による映像信号クランプ回路の一実施例
を示し、第1図に対応させるためフィードバッククラン
プについて説明する。
FIG. 2 shows an embodiment of the video signal clamp circuit according to the present invention, and a feedback clamp will be explained in order to correspond to FIG. 1.

第2図において、第1図と同一符号は、同一回路および
同一端子を示し、これらの動作は同一であるのでその説
明は省略する。
In FIG. 2, the same reference numerals as in FIG. 1 indicate the same circuits and the same terminals, and since their operations are the same, their explanations will be omitted.

第2図において、1は位相反転回路で、この位相反転回
路1は前記サンプルホールド回路4の出力電圧を受け、
この出力電圧を極性反転させる。
In FIG. 2, 1 is a phase inversion circuit, and this phase inversion circuit 1 receives the output voltage of the sample and hold circuit 4,
The polarity of this output voltage is reversed.

8は混合回路で、この混合回路8は前記バッファー回路
3の出力映像信号に、前記位相反転回路1の出力電圧を
加算させる。
8 is a mixing circuit, and this mixing circuit 8 adds the output voltage of the phase inversion circuit 1 to the output video signal of the buffer circuit 3.

とともに、混合回路8の出力が前記出力端子6へ送出さ
れる。
At the same time, the output of the mixing circuit 8 is sent to the output terminal 6.

上記構成の映像信号クランプ回路においては、位相反転
回路1には、サンプルホールド回路4の出力電圧が入る
が、このサンプルホールド回路4の出力には入力信号の
バーストの影響や入力信号の直流分の変動などにより変
化しているクランプクランプ点の電位の変化すなわち誤
差電圧が現われる。
In the video signal clamp circuit with the above configuration, the output voltage of the sample and hold circuit 4 is input to the phase inversion circuit 1. A change in the potential at the clamp point that is changing due to fluctuations or the like appears, that is, an error voltage.

この誤差電圧は、位相反転回路7で極性反転され混合回
路8で映像信号に加算されるが、混合回路8には位相反
転回路Iの出力とは逆極性の誤差電圧が含まれているの
で、混合回路8の出力から誤差成分は除去される。
The polarity of this error voltage is inverted in the phase inversion circuit 7 and added to the video signal in the mixing circuit 8. However, since the mixing circuit 8 contains an error voltage with a polarity opposite to that of the output of the phase inversion circuit I, Error components are removed from the output of the mixing circuit 8.

したかって、出力端子6からは、常に一定の値;にクラ
ンプされた映像信号が得られる。
Therefore, a video signal clamped to a constant value is always obtained from the output terminal 6.

本発明の実施例を示す第2図では、原理を説明する都合
上、位相反転回路1と混合回路8は別りの回路を用いた
が、混合回路8に差動増幅回路を用いれば位相反転回路
7は省略できる。
In FIG. 2 showing the embodiment of the present invention, for convenience of explaining the principle, the phase inversion circuit 1 and the mixing circuit 8 are separate circuits, but if a differential amplifier circuit is used for the mixing circuit 8, the phase inversion circuit 1 and the mixing circuit 8 can be used. Circuit 7 can be omitted.

また、全;ての回路を直流結合にするか、交流結合する
かはクランプの目的により決定する。
Also, whether all circuits are DC coupled or AC coupled is determined depending on the purpose of the clamp.

本発明は本実施例に限定されることなく、種々の応用お
よび変形が考えられ、本実施例ではフィードバッククラ
ンプの場合について説明したが、・キーイングクランプ
の場合も、クランプ後の誤差をとり出し、それを逆相で
加算すれば、フィードバッククランプの場合と全く同様
の効果が得られる。
The present invention is not limited to this embodiment, and various applications and modifications can be considered.In this embodiment, the case of feedback clamp has been explained, but also in the case of keying clamp, the error after clamping is taken out, If they are added in reverse phase, exactly the same effect as the feedback clamp can be obtained.

以上説明したように本発明による映像信号クランプ回路
を用いれば、出力端子から常に一定の値にクランプされ
た映像信号が得られるので、従来からのクランプ回路に
おける入力バースト信号の影響および入力信号の直流分
の変動などによるクランプ電位が変化という問題点を非
常に簡単な回路で解決することができる。
As explained above, if the video signal clamp circuit according to the present invention is used, a video signal that is always clamped to a constant value can be obtained from the output terminal. The problem of the clamp potential changing due to minute fluctuations can be solved with a very simple circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のクランプ回路のブロック図、第2図は本
発明による映像信号クランプ回路の一実施例を示すブロ
ック図である。 1・・・映像信号の入力端子、2・・・クランプ用ゲー
トパルスの入力端子、3・・・バッファー増幅回路、4
・・・サンプルホールド回路、5・・・直流増幅回路、
6・・・出力端子、T・・・位相反転、8・・・混合回
路。
FIG. 1 is a block diagram of a conventional clamp circuit, and FIG. 2 is a block diagram showing an embodiment of a video signal clamp circuit according to the present invention. 1... Video signal input terminal, 2... Clamp gate pulse input terminal, 3... Buffer amplifier circuit, 4
...sample hold circuit, 5...DC amplifier circuit,
6... Output terminal, T... Phase inversion, 8... Mixing circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 バースト信号を含む映像信号を受けるバッファー増
幅回路と、前記バッファー増幅回路の出力を受は映像信
号のバックポーチをサンプルホールドするサンプルホー
ルド回路と、前記サンプルホールド回路の出力を前記バ
ッファー増幅回路の入力側に負帰還する帰還回路と、前
記サンプルホールド回路の出力を位相反転して前記バッ
ファー増幅回路の出力に加える混合回路とを具備し、前
記混合回路からクランプされた映像信号を取り出すこと
を特徴とする映像信号クランプ回路。
1 a buffer amplifier circuit that receives a video signal including a burst signal; a sample hold circuit that receives the output of the buffer amplifier circuit and samples and holds the back porch of the video signal; and a sample hold circuit that receives the output of the buffer amplifier circuit and samples and holds the back porch of the video signal; and a mixing circuit that inverts the phase of the output of the sample and hold circuit and adds it to the output of the buffer amplifier circuit, and extracts the clamped video signal from the mixing circuit. video signal clamp circuit.
JP50054054A 1975-05-06 1975-05-06 Eizou Shingo Clamp Cairo Expired JPS5816382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50054054A JPS5816382B2 (en) 1975-05-06 1975-05-06 Eizou Shingo Clamp Cairo

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50054054A JPS5816382B2 (en) 1975-05-06 1975-05-06 Eizou Shingo Clamp Cairo

Publications (2)

Publication Number Publication Date
JPS51130115A JPS51130115A (en) 1976-11-12
JPS5816382B2 true JPS5816382B2 (en) 1983-03-31

Family

ID=12959889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50054054A Expired JPS5816382B2 (en) 1975-05-06 1975-05-06 Eizou Shingo Clamp Cairo

Country Status (1)

Country Link
JP (1) JPS5816382B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952909A (en) * 1982-09-18 1984-03-27 Mitsubishi Electric Corp Direct current voltage clamping circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777056A (en) * 1971-04-21 1973-12-04 Image Analysing Computers Ltd Video signal level correction circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777056A (en) * 1971-04-21 1973-12-04 Image Analysing Computers Ltd Video signal level correction circuitry

Also Published As

Publication number Publication date
JPS51130115A (en) 1976-11-12

Similar Documents

Publication Publication Date Title
US4128848A (en) Automatic ghost-suppression system
JPS5816382B2 (en) Eizou Shingo Clamp Cairo
KR930022865A (en) Automatic gain adjustment circuit
JP3064703B2 (en) Sample hold circuit
JPH07131677A (en) Sag correcting circuit for video signal
JPH05316338A (en) Sample-and-hold circuit
JPS61269595A (en) Video signal processing device
JPH0213514B2 (en)
JPH021425B2 (en)
JPH0269079A (en) Video signal input circuit
JPH03151770A (en) Video clamp circuit
JPS6214780Y2 (en)
KR940000159Y1 (en) Keyed pulse generator for high definition of tv
JPS6190573A (en) Feedback clamp circuit of television signal
JPH06130915A (en) Video signal processor
JPH0542871B2 (en)
KR930001328Y1 (en) Picture quality improving circuit of vcr using color signal muting
JPS61262379A (en) Inversion amplifier for video signal
JPS5986789U (en) Time axis fluctuation correction device
JPS59115679A (en) Ghost eliminating device
JPS61160879A (en) Time base corrector of video signal
JPH0638073A (en) Synchronization separation circuit
JPS6326167A (en) Picture quality correction circuit
JPH04249479A (en) Pedestal clamping circuit
JPH01205687A (en) Muting circuit