JPS62154133A - Data output device - Google Patents

Data output device

Info

Publication number
JPS62154133A
JPS62154133A JP60295934A JP29593485A JPS62154133A JP S62154133 A JPS62154133 A JP S62154133A JP 60295934 A JP60295934 A JP 60295934A JP 29593485 A JP29593485 A JP 29593485A JP S62154133 A JPS62154133 A JP S62154133A
Authority
JP
Japan
Prior art keywords
data
output
priority
memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60295934A
Other languages
Japanese (ja)
Inventor
Kiyoshi Shimojo
下條 潔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60295934A priority Critical patent/JPS62154133A/en
Publication of JPS62154133A publication Critical patent/JPS62154133A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attain the sequential output of the priority data in a short period despite a large amount of stored data by sorting the input data into the priority orders of (n) stages and storing these separated data in the buffers prepared for each priority. CONSTITUTION:The output data inputted to a data sorting device 1 are sorted according to the prescribed output priority sections and stored in buffer memories A2, B4 and C6 via memory controllers A3, B5 and C7 of corresponding sections respectively. These controllers A3-C7 count the present number of data stored in those buffer memories A2-C6 respectively to inform the counting results to an output controller 8 and at the same time receive the output permission signal from the controller 8 to extract the stored data out of the corresponding buffer memory. The controller 8 decides the presence or absence of data of each buffer memory and extracts the output with priority out of a prescribed one of those buffer memories having the highest priority until the number of stored data is equal to zero.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ出力装置に関し、特にデータ通信におい
て優先度の高いデータから先に出力するために使用され
るデータ出力装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a data output device, and particularly to a data output device used to output data with a higher priority first in data communication.

(従来の技術) 従来、ディジタルデータ出力装置においては、出力すべ
きデータの発生量とデータ出力回線の速度等により制約
される出力許容量との間に差がある場合は、発生データ
を発生順にバッファメモリ等に一時的に蓄積し、出力回
線の空き状況に応じてバッファメモリから取り出し出力
していた。
(Prior Art) Conventionally, in a digital data output device, if there is a difference between the amount of generated data to be output and the output capacity limited by the speed of the data output line, etc., the generated data is output in the order of generation. The data is temporarily stored in a buffer memory, etc., and taken out from the buffer memory and output depending on the availability of the output line.

(発明が解決しようとする問題点) かかる従来のデータ出力装置において優先デ−タを優先
的に出力するには、出力回線が空き状況となった時点に
蓄積されている全データをその都度検索しその中で優先
度の最も高いデータを出力する必要があり、データ蓄積
量が多い場合にはその検索に時間がかかるという問題が
あった。
(Problem to be Solved by the Invention) In order to output priority data preferentially in such a conventional data output device, all accumulated data must be searched each time an output line becomes vacant. It is necessary to output the data with the highest priority among them, and there is a problem in that it takes time to search for data when there is a large amount of accumulated data.

本発明の目的は、蓄積データが多量であっても短い時間
で優先データから順に出力できるデータ出力装僅を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a data output device that can sequentially output priority data in a short time even if a large amount of accumulated data is stored.

(問題点を解決するための手段) 本発明が上記問題を解決するために提供優先データ出力
装置は、入力したデータをn(nは正の済数)段の優先
II1位別に選別し・この優先順位にそれぞれ対応する
n個の出力端から出力するデータ選別器と、紡記浚先順
位にそれぞれ対応して設けてありその優先1娯位に一致
する前記データを蓄積するn個のバックアメモリと、前
記優先順位にそれぞれ対応して設けてありその優先順位
が一致する前記バックアメモリの書き込み及び読み出し
をそれぞれ制御するn1mのメモリ制御器と、これらメ
モリ制御器に前記読み出しの指示を与える出力制御器と
からなり、前記各メモリ制@器は、前記優先ノ1頁位が
一致する前記出力端から前記データを受け、対応する前
記バッファメモリに蓄積した前記データ数を計数し、前
記出力制御器は前記データが零でなくしかも前記優先順
位の高い前記バックアメモリに対応する前記メモリ制#
器に前記読み出し指示を優先して与え、前記メモリ制n
’J5は読み出した前記データを一つの共通の信号路に
出力することを特徴とする。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a provision priority data output device that sorts input data into n (n is a positive number) stages of priority II and 1st order. a data selector outputting from n output terminals corresponding to each priority order; and n backup memories provided corresponding to each priority order and storing the data corresponding to the priority number 1; , an n1m memory controller that is provided corresponding to the priority and controls writing and reading of the backup memory whose priorities match, respectively, and an output control that gives the read instruction to these memory controllers. each memory controller receives the data from the output end with the same priority page, counts the number of data accumulated in the corresponding buffer memory, and outputs the data to the output controller. is the memory system # corresponding to the backup memory in which the data is not zero and has a high priority.
give priority to the read instruction to the device, and
'J5 is characterized in that it outputs the read data to one common signal path.

(実施例) 次に、本発明のデータ出力装置について添附図面を参照
して説明する。
(Example) Next, a data output device of the present invention will be described with reference to the accompanying drawings.

第1図は、本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

この実施例では優先順位の区分数は3である。In this embodiment, the number of priority classifications is three.

出力データはまずデータ選別器1に入力されると所定の
出力優先順位区分に従って1別され該当する区分のメモ
リ制御器を経てバックアメモリに蓄積される。本実施例
では、バックアメモリA2が最も優先順位が高く、以下
優先順位の高い順にバックアメモリB4、バックアメモ
リC6である、第1図に示すように、メモリ制御器A3
、メモリ制御器B5及びメモリ制御器C7は、各バック
アメモリに対応する。またメモリ制御器A3.B5゜C
4は各バッファメモリに蓄、潰されるデータの現在該を
計数し出力側#i58に通知する機能と共に出力制御器
8からの出力許可信号を受は対応するバッファメモリか
ら蓄積データを取り出し出力信号路9に出力する機能と
を備えている。出力制御器8は、各メモリ制御器からの
現データ蓄4J蚊を知らせる通=情i<より各バックア
メモリのデータの有無を判定し、蓄積データを有するバ
ッファメモリのうち予め定めた優先、・;式立の高いバ
ックアメモリからft績故が零になるまで優先的に出力
が、■り出せるように対応するメモリ制御器に出力許可
信号を出力する。
Output data is first input to the data sorter 1, sorted into categories according to predetermined output priority categories, and stored in a backup memory via a memory controller for the corresponding category. In this embodiment, the backup memory A2 has the highest priority, followed by the backup memory B4 and the backup memory C6 in descending order of priority.As shown in FIG. 1, the memory controller A3
, memory controller B5, and memory controller C7 correspond to each backup memory. Also, memory controller A3. B5°C
4 has a function of counting the current amount of data to be stored and destroyed in each buffer memory and notifying it to the output side #i58, and also receives an output permission signal from the output controller 8 and extracts the stored data from the corresponding buffer memory and outputs the signal path. It also has a function to output to 9. The output controller 8 determines the presence or absence of data in each backup memory from the information that informs the current data storage 4J mosquito from each memory controller, and assigns a predetermined priority among the buffer memories having stored data. ; An output permission signal is output to the corresponding memory controller so that the output can be preferentially output from the backup memory with a high efficiency until the ft performance becomes zero.

欠に、本実施例の動作を第2図を参照して説明する。The operation of this embodiment will be briefly explained with reference to FIG.

第2−は第1図の実施例の動作の例を示すタイミング図
である。この図はデータの入力速度に対し出力回線速度
が〆である場合の動作俸1を示すものである。第2図(
1)は本データ出力装置の入力データを示す。A−1及
びA−2はメモリ制御器A3に入る優先順位の最も高い
データを示す。
2- is a timing diagram showing an example of the operation of the embodiment of FIG. 1; This figure shows the operating cost 1 when the output line speed is the same as the data input speed. Figure 2 (
1) shows input data of this data output device. A-1 and A-2 indicate the highest priority data entering the memory controller A3.

またB−L、B−2及びB−3はメモリ制御器B5に入
るデータを示し、C−1はメモリ制御器C7に入る最も
、@位の低いデータを示す。本実施例では第2■(1)
の入力データに対して各メモリ制御器が計数する現デー
タ蓄積数は、データ入力時に1つずつ増加し、データ出
力完了時点で減少するので、第2図(2)〜(4)の如
くなる。従って、出力制御器8は各データを出力する時
点■〜■で上記の如く現蓄積数と予め設定した優先順位
とから判断して現蓄積数が零でないもののうち優先順位
の高い方から出力させる。第2図(5)は出力側#器8
の出力許可の対象を示す。そして、読み出されたデータ
は出力信号路9へ出力される。第2図(6)は出力信号
路9から出力されるデータを示す。
Further, BL, B-2, and B-3 indicate data entering the memory controller B5, and C-1 indicates data with the lowest @ order entering the memory controller C7. In this example, Section 2 (1)
The current accumulated data count counted by each memory controller for input data increases by one when data is input, and decreases when data output is completed, so it becomes as shown in Figure 2 (2) to (4). . Therefore, the output controller 8 determines from the current accumulated number and the preset priority order as described above at each point in time to output each data, and outputs the data in the order of priority among those whose current accumulated number is not zero. . Figure 2 (5) shows the output side # device 8.
Indicates the target of output permission. The read data is then output to the output signal path 9. FIG. 2(6) shows the data output from the output signal path 9.

本実施例では、優先データを記憶しているバソファメモ
リが予め明らかであり、しかも各バッファメモリに蓄積
しであるデータ数が常に把握しであるから、蓄積しであ
るデータのうちで優先順位の最も高いものから先に出力
することができる。
In this embodiment, the buffer memory that stores the priority data is known in advance, and the number of data stored in each buffer memory is always known, so the priority order of the stored data is determined in advance. The highest value can be output first.

従って、本実施例では、検索のための格別の時間を要し
ないから、蓄積データが大量にあっても、優先データか
ら順に短時間に出力することができる。
Therefore, in this embodiment, since no special time is required for searching, even if there is a large amount of accumulated data, priority data can be output in a short time.

(発明の効果) 以上説明したように本発明によれば、蓄1遺データが大
量であっても優先データから順に迅速に出力できるデー
タ出力装置が提供できる。
(Effects of the Invention) As described above, according to the present invention, it is possible to provide a data output device that can quickly output priority data in order of priority even if a large amount of stored data is stored.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のデータ出力装置の一実施例を示すブロ
ック図、第2図(1)〜(6)はその動作を示すタイミ
ング図である。 l・・・データ選別器、2・・・バッファメモリA。 3・・・メモリ制御器A、4・・・バッファメモリB1
5・・・メモリ制XIB、6・・・バッファメモリC1
7・・・メモリ制御6C,8・・・出力制御器。
FIG. 1 is a block diagram showing an embodiment of the data output device of the present invention, and FIGS. 2 (1) to (6) are timing charts showing its operation. l...Data sorter, 2...Buffer memory A. 3...Memory controller A, 4...Buffer memory B1
5...Memory system XIB, 6...Buffer memory C1
7...Memory control 6C, 8...Output controller.

Claims (1)

【特許請求の範囲】[Claims] 入力したデータをn(nは正の整数)段の優先順位別に
選別し、この優先順位にそれぞれ対応するn個の出力端
から出力するデータ選別器と、前記優先順位にそれぞれ
対応して設けてありその優先順位に一致する前記データ
を蓄積するn個のバツフアメモリと、前記優先順位にそ
れぞれ対応して設けてありその優先順位が一致する前記
バツフアメモリの書き込み及び読み出しをそれぞれ制御
するn個のメモリ制御器と、これらメモリ制御器に前記
読み出しの指示を与える出力制御器とからなり、前記各
メモリ制御器は、前記優先順位が一致する前記出力端か
ら前記データを受け、対応する前記バツフアメモリに蓄
積した前記データ数を計数し、前記出力制御器は前記デ
ータ数が零でなくしかも前記優先順位の高い前記バツフ
アメモリに対応する前記メモリ制御器に前記読み出し指
示を優先して与え、前記メモリ制御器は読み出した前記
データを一つの共通の信号路に出力することを特徴とす
るデータ出力装置。
A data selector that sorts input data according to n stages of priorities (n is a positive integer) and outputs from n output terminals corresponding to each of the priorities, and a data sorter that is provided corresponding to each of the priorities. n buffer memories that store the data matching the priority order, and n memory controls that respectively control writing and reading of the buffer memory provided corresponding to the priority order and having the same priority order. and an output controller that gives the reading instruction to these memory controllers, and each of the memory controllers receives the data from the output end with the matching priority and stores the data in the corresponding buffer memory. The output controller counts the number of data, gives priority to the read instruction to the memory controller corresponding to the buffer memory where the number of data is not zero and has a high priority, and the memory controller performs the read operation. A data output device characterized in that the data is output to one common signal path.
JP60295934A 1985-12-27 1985-12-27 Data output device Pending JPS62154133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60295934A JPS62154133A (en) 1985-12-27 1985-12-27 Data output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60295934A JPS62154133A (en) 1985-12-27 1985-12-27 Data output device

Publications (1)

Publication Number Publication Date
JPS62154133A true JPS62154133A (en) 1987-07-09

Family

ID=17827008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60295934A Pending JPS62154133A (en) 1985-12-27 1985-12-27 Data output device

Country Status (1)

Country Link
JP (1) JPS62154133A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175763A (en) * 1993-09-27 1995-07-14 Internatl Business Mach Corp <Ibm> Method and apparatus for mutual exchange of multimedia data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175763A (en) * 1993-09-27 1995-07-14 Internatl Business Mach Corp <Ibm> Method and apparatus for mutual exchange of multimedia data
US6336143B1 (en) 1993-09-27 2002-01-01 International Business Machines Corporation Method and apparatus for multimedia data interchange with pacing capability in a distributed data processing system

Similar Documents

Publication Publication Date Title
KR960006504B1 (en) Apparatus for queuing requests and replies on a pipelined packet bus
US6442553B1 (en) Hash system and hash method for transforming records to be hashed
JPS62154133A (en) Data output device
JPH024026B2 (en)
US6557085B1 (en) Circuit configuration for handling access contentions
JPS5864549A (en) Selecting circuit
JPH0641344B2 (en) Sorter control circuit
US3387281A (en) Information storage arrangement employing circulating memories
RU2102788C1 (en) Situation control device
SU991413A1 (en) Device for determination of a maximal number out of a group of numbers
SU1038968A1 (en) Memory control device
JPH0397027A (en) Data sorter
JPS58215777A (en) Storage control system
JPS6266326A (en) Array processing system for japanese data
US3544905A (en) Multiple match resolving network
JPH0352160B2 (en)
SU830394A1 (en) Device for processing digital data
SU1304015A1 (en) Device for sorting numbers
JPH0199125A (en) Link classifying system
Hay et al. Report on committee on data acquisition facilities for the 14 UD accelerator
JPH0436415B2 (en)
JPS62205590A (en) Shortening device for retrieval time of picture information
JPS61199168A (en) Automatic converting device for logic circuit
JPS59172078A (en) List vector control system
JPH02254536A (en) Merge data transmission control system