JPS62149233A - ル−プネツトワ−ク - Google Patents

ル−プネツトワ−ク

Info

Publication number
JPS62149233A
JPS62149233A JP60291303A JP29130385A JPS62149233A JP S62149233 A JPS62149233 A JP S62149233A JP 60291303 A JP60291303 A JP 60291303A JP 29130385 A JP29130385 A JP 29130385A JP S62149233 A JPS62149233 A JP S62149233A
Authority
JP
Japan
Prior art keywords
signal
lobe
station
subloop
main transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60291303A
Other languages
English (en)
Inventor
Osamu Yamagishi
山岸 治
Tomoo Kokkyo
国京 知雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60291303A priority Critical patent/JPS62149233A/ja
Priority to US06/909,014 priority patent/US4779261A/en
Publication of JPS62149233A publication Critical patent/JPS62149233A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ローブまたはサブループ内の故障に起因する
メインループの周期外れを防止したループネットワーク
に関する。
〔発明の技術的背景とその問題点〕
情報処理技術の発展に伴い、分散設置された複数の情報
処理装置(情報処理端末)をそれぞれ局を介して情報伝
送路に接続し、これらの情報処理装置間で適宜情報伝送
を行うシステムが種々開発されている。この種のシステ
ムは、その伝送路型式に応じてスター形ネットワーク、
バス形ネットワーク、ループネットワーク等として実現
される。
中でもループネットワークは、局の拡張性に冨み、比較
的間中な制御によって効率的な情報伝送が可能なことか
ら注目されている。
第2図はループネットワークの概略構成を示すもので、
1は制御局、2は局、3はサブループ分岐局、そして4
はローブ分岐局である。ループネットワークは、これら
の各局1,2,3.4を主伝送路5を介してループ状に
接続して構成される。
ここでサブループ分岐局3は、複数の局3a、 3b。
〜3nを直列に接続して形成されるサブループを前記主
伝送路5に対して直列に介挿するものである。
尚、これらの各局3a、 3b、〜3nには、サブルー
プから上記局3a、 3b、〜3nをそれぞれバイパス
するバイパススイッチSWが並列に設けられる。またサ
ブループ分岐局3には前記伝送路5から上記サブループ
をバイパスするバイパススイッチSWが設けられる。
またローブ分岐局4は、1つまたは複数の局4a。
4t12〜40をそれぞれ前記伝送路5に対して直列に
介挿するものである。このローブ分岐局4にも前記主伝
送路5から上記各84a、 4b、〜4nをそれぞれバ
イパスするバイパススイッチSWが設けられる。
これらのバイパススイッチSWは、上記丈プループまた
はローブにおいて故障が発生したとき、故障が発生した
局、またはサブループ全体を前記主伝送路5から切離し
てループネットワークの機能を確保するものである。
尚、前記制御局1は周期パターン6aと複数のデータス
ロット6bとからなる、例えば第3図に示すような所定
のフレーム構成の信号6を一定の周期毎に主伝送路5に
供給し、前記主伝送路5を介する複数の局1,2,3.
4間の情報伝送を制御している。
上記複数のデータスロット6bは、例えばmビットのデ
ータと、1ビツトのコンプリメンタリビットCとからな
る、mB1C符号化された信号系列としてそれぞれ与え
られる。
尚、このm81G符号化は、mビットのデータ毎にその
最終ビットのデータの補数、つまり最終ビットのデータ
の反転データを上記コンプリメンタリビットCとしたも
のである。
ところでこのように構成されたループネットワークにあ
って、前記ローブまたはサブループにおいて故障が発生
した場合、前記サブループ分岐局3またはローブ分岐局
4のバイパススイッチSWが作動してそのローブまたは
サブループが切離される。そして、主伝送路5からサブ
ループ分岐局3またはローブ分岐局4に得られた信号は
、上記ローブまたはサブループをバイパスしてそのまま
主伝送路5に送り出されることになる。つまり、今まで
ローブまたはサブループを経由して主伝送路5に送り出
されていた信号に代えて、主伝送路5からの受信信号が
そのまま該主伝送路5に送り出される。
この為、上記ローブまたはサブループの信号伝搬遅れに
起因して、その信号の一部が消滅して信号の乱れを招来
することがある。
特にこのとき前記周期パターンが失われると、次段の局
1,2.3.4においてワード周期およびフレーム周期
を取ることができなくなり、所謂周期外れが生じる。そ
してこの周期外れの現象は、順にネットワーク全体に波
及していく。この結果、前記ローブまたはサブループの
局所的な故障がネットワーク全体に及んでしてしまう虞
れがあった。
〔発明の目的〕
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、O−ブやサブループに属する局
の故障、およびその伝送路の故障に起因する周期外れが
主伝送路を介してネットワーク全体に波及することのな
いループネットワークを提供することにある。
〔発明の概要〕
本発明は、一定周期毎に周期パターンを含むフレーム構
成のmB1C符号化された信号を主伝送路に供給する1
つの制御局と、ローブまたはサブループとして上記主伝
送路に介挿される別の局を持つ分岐局を含む複数の局と
を前記主伝送路を介  7してループ状に接続して構成
されるループネットワークであって、 前記分岐局に、前記ローブまたはサブループの故障を検
出する手段と、常時は前記ローブまたはサブループの局
からの信号を選択し、前記ローブまたはサブループの故
障検出時には前記主伝送路からの信号を選択して1フレ
ーム分に亙って蓄積するフレームバッファと、このフレ
ームバッファに蓄積された信号を前記主伝送路に送出す
る手段と、上記フレームバッファから前記主伝送路に送
出される信号のm81G符号に違反する信号を検出して
該信号を反転処理する手段とを設けたことを特徴とする
ものである。
〔発明の作用とその効果〕
かくして本発明によれば、ローブまたはサブループに故
障が生じ、そのローブまたはサブループを主伝送路から
切離す場合であっても、ローブまたはサブループからの
信号に代えて主伝送路からの信号が1フレーム分に1っ
て蓄積されたのちに該主伝送路に送信されるので、その
信号伝送経路の切替えによって周期外れが生じることが
ない。
故に、上記ローブまたはサブループの故障がネットワー
クの全体に波及することがなく、その周期を確実に確保
することが可能となる。
また局から主伝送路に信号を送出す際、フレームバッフ
ァに格納された信号中のmB1c符号に違反する信号を
反転するので、m81G符号に違反する信号の出現によ
ってループの周期外れが発生する虞れもなくなる。
この結果、ワード周期を確実に確立して、効率のよい信
号伝送を可能とする等の実用上多大なる効果が奏せられ
る。
〔発明の実施例〕
以下、図面を参照して本発明の一実施例につき説明する
第1図は実施例に係るループネットワークに設けられる
分岐局3 (4)の概略構成を示す図である。
この分岐局3の構成について説明すると、分岐局3はそ
の入力段に主伝送路5であるメインループからの信号を
受信する第1の信号系11と、ローブまたはサブループ
からの信号を受信する第2の信号系12とを備えて構成
される。これらの各信号系11.12は、受信信号を入
力する直並列変換回路13、この直並列変換回路13に
入力された信号の周期パターンからそのフレームを検出
するフレーム検出回路14、このフレーム検出回路14
の出力を受けてリセットされ、信号の受信タイミング信
号を発生する受信カウンタ15、そしてこの受信カウン
タ15の出力により動作して前記直並列変換回路13に
入力された信号をラッチし、その信号を後述するフレー
ムバッファに書き込むラッチ回路16をそれぞれ備えて
構成される。
また第2の信号系12には、その受信信号の誤りから前
記ローブまたはサブループの故障を検出する故障検出回
路17が接続されている。この故障検出回路17は、例
えば受信信号にm81G符号誤りが複数回続いたとき、
これをローブまたはサブループの故障発生として検出す
るものである。この故障検出回路17による故障検出結
果に従ってデータセレクタ18、およびアドレスセレク
タ19の各動作がそれぞれ副面される。
具体的には、上記データセレクタ18、およびアドレス
セレクタ19は、常時は上記第2の信号系12から信号
(ラッチ回路16から出力される受信信号と受信カウン
タ15が出力するタイミング信号)を選択し、これをフ
レームバッフy20に供給している。また前記ローブま
たはサブループの故障検出時には前記データセレクタ1
8、およびアドレスセレクタ19を介して前記第1の信
号系11からの信号を選択し、これを上記フレームバッ
ファ20に供給している。
フレームバッファ20は、リードライト(R/W )セ
レクタ21を介して前記第1または第2の信号系11、
12の各受信カウンタ15から与えられる受信タイミン
グ信号に従って前記第1または第2の信号系12.12
で受信された信号を1フレーム分に亙って選択的に蓄積
するものである。そして、前記リードライトセレクタ2
1を介して送信カウンタ22から与えられる送信タイミ
ング信号を受けて上記1フレームに亙って蓄積した信号
を並直列変換回路23に読出し、主伝送路5に送信して
いる。このフレームバッファ20への信号書込みとその
読出しはFIFO的に行われる。
尚、遅延回路24は、前記第1の信号系11の受信カウ
ンタ15に対する送信カウンタ22の動作タイミングを
、前記ローブまたはサブループの信号伝搬遅延時間を見
込んだ時間、およびローブまたはサブループに対する故
障検出に必要な時間を見込んでゴ延制御するものである
このようにして受信カウンタ15、または送信力fクン
タ22により動作制御されるフレームバッファ20によ
って、前記第1または第2の信号系で受信された信号が
1フレーム分を単位として順次送信される。
尚、前記並直列変換回路23に接続された反転回路25
は、該並直列変換回路23に格納されて主伝送路5に1
フレーム単位で送信される信号のmB1C符号の誤りを
検比し、誤りを生じた信号を反転するものである。
かくしてこのように構成された分岐局3にあっては、常
時はこの分岐局3を介して主伝送路5に介挿されたロー
ブまたはサブループの局からの信号が第2の信号系12
によって受信され、フレームバッファ20に1フレーム
分づつ蓄積されて次段の局へと送り出される。この際、
mB1C符号に誤りがある場合、反転回路25により訂
正されて、つまり反転処理されて送信される。
従って次段の局は不本意に[0]または[1コが連続す
る信号系列を受信することがなくなり、そのmB1cB
1化された信号からそのワード周期を確実に確立するこ
とが可能となる。
−万、前記ローブまたはサブループからの受信信号にm
81G符号に違反する信号が続出し、これによってロー
ブまたはサブループの故障が検出されると、故障検出回
路17の出力によってフレームバッファ201.: W
積される信号の系が切替えられる。
この結果、フレームバッファ20には、前記第1の信号
系11にて受信された主伝送路5からの信号、つまりロ
ーブまたはサブループを経由することのない信号がフレ
ーム分に亙って蓄積される。そして遅延回路24による
遅延制御を受けて動作する送信カウンタ22により、今
までの信号送信タイミングに周期したタイミングで上記
主伝送路5からの受信信号が送信される。
従って、ローブまたはサブループの故障により信号の乱
れが発生し、その一部のデータが消失しても、このデー
タに代えて前記主伝送路5からの受信信号が、その信号
送信タイミングを合せて送信されることになる。これ故
、前記ローブまたはサブループの故障がネットワークの
全体に波及することが効果的に防止される。
ちなみにローブまたはサブループの故障検出時に、ロー
ブまたはサブループからの信号に代えて直接的に主伝送
路5からの信号を送信した場合、ローブ滅たはサブルー
プを介した信号伝送の時間遅れに起因してデータの一部
消失が発生する。この結果、その周期外れが発生するこ
とが否めない。
しかし、本ネットワークの分岐局3にあっては、受信信
号を1フレーム単位で蓄積し、その蓄積された1フレー
ムの信号を単位として送信を行っているので、信号系の
切替えを行ってもワード周期に周期外れを生じることが
ない。
故に、本発明によればネットワークの周期外れを招来す
ることなしに、分岐局によるローブまたはサブループの
バスパス切離しを行い得ると云う実用上多大なる効果が
奏せられる。
尚、この分岐局3によるバイパス動作は、ローブまたは
サブループの故障検出時のみならず、〇−ブまたはサブ
ループの保守時の切離し時においても同様に機能し、同
様な効果を奏する。
ところで上述した実施例では、ローブまたはサブループ
からの信号にmBIC符号の誤りが存在した場合、これ
をローブまたはサブループの故障として検出したが、例
えばローブまたはサブループの局から分岐局3に対して
バイパス制御フラグ信号を送り、このフラグを受けて前
記信号系の切替えを制御するようにしても良い。
即ち、第1図に示すように分岐局3にフラグ検出回路2
6を設け、このフラグ検出回路26の出力によって前記
データセレクタ18およびアドレスセレクタ1つの切替
えを制御するようにする。そしてローブまたはサブルー
プに属する局は、通信を行わないときには通信無効のフ
ラグを立て、これを分岐局3に与えてバイパス動作を行
わせるようにする。そして通信を行う場合、ローブまた
はサブル−プに属する局から分岐局3に対して通信フラ
グを送信し、その旨を分岐局3に通知する。分岐局3で
はこのフラグによる通知を受けてローブまたはサブルー
プからの信号をフレームバッファ20に書込み、これを
送信するようにする。
このようにして分岐局3とローブまたはサブループの局
との間でフラグを伝送してそのバイパス機能の作動を制
御しても先の実施例と同様な効果が奏せられる。
以上説明したように本発明によれば、ローブまたはサブ
ループの故障時等には、ローブまたはサブループからの
信号に代えて主伝送路5からの信号を1フレーム分に亙
ってフレームバッファ20に蓄積したのち、これを送信
するので、信号系列に切言えを行っても、所定のフレー
ム構成の信号の一部が消失することがない。これ故、バ
イパス動作により信号系の切替えを行っても、周期外れ
が生じることがない。
従って、仮にローブまたはサブループに故障が発生して
も、その故障によるデータの一部消失に起因する周期外
れが発生することがなく、上記ローブまたはサブループ
の故障がネットワーク全体に波及する虞れがない等の効
果が奏せられる。
尚、本発明は上述した実施例に限定されるものではなく
、信号のフレーム構成やその他について、その要旨を逸
脱しない範囲で種々変形して実施することができること
は勿論のことである。
【図面の簡単な説明】
第1図は本発明の実施例に係るループネットワークの分
岐局の概略構成を示す図で、第2図はループネットワー
クの概略構成を示す図、第3図は伝送信号のフレーム構
成を示す図である。 1・・・制御局、2・・・局、3・・・サブループ分岐
局、4・・・ローブ分岐局、5・・・主伝送路、11.
12・・・信号系、13・・・直並列変換回路、14・
・・フレーム検出回路、15・・・受信カウンタ、16
・・・ラッチ回路、17・・・故障検出回路、18・・
・データセレクタ、19・・・アドレスセレクタ、20
・・・フレームバッファ、21・・・リードライトセレ
クタ、22・・・送信カウンタ、23・・・並直列変換
回路、24・・・遅延回路、25・・・反転回路、26
・・・フラグ検出回路。 出願人代理人 弁理士 鈴江武彦 第3図

Claims (1)

  1. 【特許請求の範囲】 1つの制御局と複数の局とを主伝送路を介してループ状
    に接続して構成され、上記複数の局の少なくとも1つは
    、ローブまたはサブループとして前記主伝送路に別の局
    を介挿する分岐局からなるループネットワークであって
    、 前記制御局は、一定周期毎に周期パターンを含むフレー
    ム構成のmB1C符号化された信号を供給し、 前記分岐局は、前記ローブまたはサブループの故障を検
    出する手段と、常時は前記ローブまたはサブループの局
    からの信号を選択し、前記ローブまたはサブループの故
    障検出時には前記主伝送路からの信号を選択して1フレ
    ーム分に亙って蓄積するフレームバッファと、このフレ
    ームバッファに蓄積された信号を前記主伝送路に送出す
    る手段と、上記フレームバッファから前記主伝送路に送
    出される信号のmB1C符号に違反する信号を検出して
    該信号を反転処理する手段とを具備したことを特徴とす
    るループネットワーク。
JP60291303A 1985-09-24 1985-12-24 ル−プネツトワ−ク Pending JPS62149233A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60291303A JPS62149233A (ja) 1985-12-24 1985-12-24 ル−プネツトワ−ク
US06/909,014 US4779261A (en) 1985-09-24 1986-09-17 Loop network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60291303A JPS62149233A (ja) 1985-12-24 1985-12-24 ル−プネツトワ−ク

Publications (1)

Publication Number Publication Date
JPS62149233A true JPS62149233A (ja) 1987-07-03

Family

ID=17767146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60291303A Pending JPS62149233A (ja) 1985-09-24 1985-12-24 ル−プネツトワ−ク

Country Status (1)

Country Link
JP (1) JPS62149233A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03143131A (ja) * 1989-10-30 1991-06-18 Nec Corp デジタル無線通信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03143131A (ja) * 1989-10-30 1991-06-18 Nec Corp デジタル無線通信システム

Similar Documents

Publication Publication Date Title
JPS60176346A (ja) リング型信号伝送ネツトワ−ク
KR860002762A (ko) 자기 경로지정 스위칭 시스템 및 그 스위칭 방법
US4995042A (en) Switching exchange
US3451042A (en) Redundant signal transmission system
US5421002A (en) Method for switching between redundant buses in a distributed processing system
CA2165105C (en) Data, path and flow integrity monitor
JPS62149233A (ja) ル−プネツトワ−ク
KR970004795B1 (ko) 장해로 인한 출력신호의 손실 또는 손상으로부터 시스템을 보호하는 장치 및 방법
JPS5957544A (ja) ル−プバツク制御方式
US6490317B1 (en) Data, path and flow integrity monitor
JPS62149234A (ja) ル−プネツトワ−ク
JPH06209284A (ja) 光スイッチングモジュール
KR20000040686A (ko) Lan 선로의 이중화 시스템
CA2088210A1 (en) Procedure for synchronizing circuit elements of a telecommunications system
KR0152229B1 (ko) 시스팀의 이중화를 위한 저가형 이중화 노드
JP3561853B2 (ja) 二重リングネットワークシステム
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
KR200236879Y1 (ko) Ipc이중화경로구조
JPH0430218B2 (ja)
JPH11331374A (ja) クロスバスイッチ装置及びその冗長化方法
JP2664925B2 (ja) 回線切替方式
KR200193572Y1 (ko) 전송시스템의 보호라인 이중화장치
KR100285718B1 (ko) 억세스망서브시스템과스위치망서브시스템간에이중화링크구조를가지는전전자교환기
JP2695953B2 (ja) 故障検出回路
KR100197439B1 (ko) 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치