JPS621323A - 発振回路 - Google Patents

発振回路

Info

Publication number
JPS621323A
JPS621323A JP60141319A JP14131985A JPS621323A JP S621323 A JPS621323 A JP S621323A JP 60141319 A JP60141319 A JP 60141319A JP 14131985 A JP14131985 A JP 14131985A JP S621323 A JPS621323 A JP S621323A
Authority
JP
Japan
Prior art keywords
output
circuit
frequency
oscillation
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60141319A
Other languages
English (en)
Inventor
Mitsumasa Saito
光正 斉藤
Koichi Matsuda
浩一 松田
Akira Sato
彰 佐藤
Kenichiro Kumamoto
熊本 研一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60141319A priority Critical patent/JPS621323A/ja
Publication of JPS621323A publication Critical patent/JPS621323A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A産業上の利用分野 本発明は発振回路に関し、特に直流制御電圧によって発
振周波数を制御し得るようになされたPLL回路構成の
発振回路に通用して好適なものである。
B発明の概要 本発明は、PLLループを有する発振回路において、そ
のVCOに対する制ms圧を指定入力手段からの入力信
号に対応する指定電圧にロックさせることにより、VC
Oの発振周波数の調整を、PLLループを構成したまま
なし得るようにしたものである。
C従来の技術 従来テレビジョン受像機のチューナにおいて、局部発振
回路としてPLLループ(pase 1ockedto
oρ)構成のものが用いられている。この局部発振回路
は、VHFローバンド及びハイバンド、UHFバンドの
各放送バンドに対応する基準発振出力を水晶発振回路に
おいて得てPLLループの位相比較回路に供給してVC
O(電圧制御型発振回路)の出力を必要に応じて分周し
て基準発振出力と位相比較し、その位相差をなくすよう
な直流制御電圧を例えばチャージポンプ構成の制?Ii
&圧発生回路に供給し、その出力端に得られる直流電圧
でなる制mN圧をVCOに供給するように構成されてい
る。
VCOの発振出力は、混合回路に供給され、高周波増幅
回路から得られる受信信号を周波数変換して映像中間周
波信号を得るようになされている。
D発明が解決しようとする問題点 かかる構成の局部発振回路において、VCOに供給され
る制御電圧に対して、VCOの出力端に得られる発振出
力の周波数を所定値に設定するようにVCOの発振素子
すなわちコイルのインダクタンスLを調整する必要があ
る。
因にテレビジョン受像機においては、各放送バンドに対
するVCOのカバーレンジに余裕がないために、VCO
の動作範囲を適確に各バンドの周波数範囲に収まるよう
に調整する必要があり、実際上テレビジョン受像機の製
造時において各放送バンドの下限チャンネルに相当する
最低周波数及び上限チャンネルに相当する最高周波数を
、できるだけ高い精度で所定の制iTJ電圧に対応づけ
るように、VCOの発振回路に含まれているインダクタ
ンスLを厳密に調整する必要がある。
ところがPLLループを構成したままVCOの発振周波
数を調整しようとしても、PLLループが原理的に周波
数を一定にさせるようなフィードバック動作をしてしま
うために、このままでは調整作業を続けることはできな
い、そのため実際上は、テレビジョン受像機の調整時に
、その都度側?J電圧発生回路からVCOに対する制′
4B電圧の回路を切り離し、各バンドの最高周波数及び
最低周波数に対応する制御電圧を別途VCOに供給した
状態で、VCOの出力の周波数が所定の値になるように
調整作業をするような煩雑な手間を必要としていた。
本発明はかかる点を考慮してなされたもので、PLLル
ープを構成したままVCOの発振周波数の調整作業をな
し得るようにした発振回路を提案しようとするものであ
る。
E lol 8点を解決するための手段かかる問題点を
解決するため本発明においては、VCO14の出力S2
をプログラマブル分周回路15において分周して位相比
較回路13に与え、この位相比較回路13において基準
発振出力S1との第1の差出力S4を得、この第1の差
出力S4によって制御電圧発生回路16を制御してVC
014に対する制?I[i圧VCを得ることにより、V
CO14の発振周波数を基準発振出力Slにロックする
ようにし、VCO14の出力S2を発振出力として送出
する発振回路において、制御電圧VCと指定入力手段2
4からの入力信号C0D2に対応する指定電圧との差に
相当する第2の差出力C0D3を得る比較手段23を有
し、この比較手段23の第2の差出力C0D3に基づい
てプログラマブル分周回路15の分周比を制’<73す
ることにより、制御電圧VCを指定電圧にロックさせる
ようにする。
F作用 VCO14、プログラマブル分周回路15、位相比較回
路13、′PiI?21 Q圧発生回路16、VCO1
4のループによって形成されるPLL回路は、分周出力
S3の周波数を基準発振出力にロックすることにより、
VCO14の発振周波数を、プログラマブル分周回路1
5の分周比に対応した周波数に制Jすることができる。
これに加えて制御電圧発生回路16、比較手段23、プ
ログラマブル分周回路15、位相比較回路13、制御電
圧発生回路16のループによって、制御電圧VCを指定
入力手段24から人力される入力信号C0D2に対応す
る指定電圧にロックすることができる。
かくしてVCO14の発振周波数を調整する際に、PL
L回路に対するフィードバック信号として用いられる制
御電圧VCをVCO14に与えるループを形成させたま
ま、指定電圧を必要に応じて選定することにより、VC
O14に与える制御電圧の値を設定することができる。
かくして指定入力手段24から入力される指定電圧を調
整目標となる基準電圧に選定すると共に、VCO14の
出力S2の周波数が基′4.値になるようにVCO14
の発振要素すなわちコイルのインダクタンスLを調整す
ることにより、VCO14を高い精度で所定の周波数バ
ンド内の発振出力S2を発生させるように調整し得る。
G実施例 以下図面について本発明をテレビジョン受像機に適用し
た場合の一実施例について詳述する。
図において、1は局部発振回路で、その局部発振出力S
Lが混合回路2に供給され、アンテナ3を通じて高周波
増幅回路4において受信された高周波信号が混合回路2
において周波数変換されて映像中間周波信号として中間
周波増幅回路5に送出される。
局部発振回路lは、水晶発振子11を有する基準発振回
路12を有し、VHFローバンド選択信号5vL2■H
Fハイハント選択信号SVH。
UHFバンド選択信号SUに対応する発振出力S1を位
相比較回路13に与える0位相比較回路13には、VC
O14の発振出力S2をプログラマブル分周回路15に
おいて分周して得られる分周出力S3が与えられる。
位相比較回路13の位相差出力S4は、チャージポンプ
構成の制御電圧発生回路16に供給される。制御電圧発
生回路16は演X増幅器L6Aと、その入出力端間に結
合されたコンデンサ16B及び抵抗16Cの直列回路と
でなり、入力端に正のパルスが与えられると、これをコ
ンデンサ16Bに蓄積して行くことにより、出力端に得
られる制御電圧VCの値を上昇させて行くのに対して、
入力端に負のパルスが供給されたときこれをコンデンサ
16Bに蓄積して行くことにより、出力端に得られる制
御電圧VCを低下させて行く。
位相比較回路13は、分周出力S3の周波数が基準発振
出力S1の周波数より低いときには、正のパルスでなる
位相差出力S4を制御電圧発生回路16に送出し、これ
に対して分周出力S3の周波数が基準発振出力S1の周
波数より高くなったとき、負のパルスでなる位相差出力
S4を制御電圧発生回路16に送出する。かくして分周
出力S3の周波数が基準発振出力S1より低いときには
、制御電圧発生回路16の出力端に得られる制御電圧V
Cを上昇させ、この制御電圧VCがVCOI4に与えら
れてその発振周波数を高めるように制御することにより
、分周出力S3の周波数を高めるようにフィードバック
され、その結果分周出力S3の周波数が基準発振出力S
1と一敗するようにロックされる。
これに対して周波数出力S3の周波数が基準発振出力S
1の周波数より高くなったときには、負のパルスでなる
位相差出力S4が制御電圧発生回路16に与えられるこ
とにより、その分制御電圧VCが低下し、低下した制御
電圧VCによってVCO14の発振周波数が低下するこ
とにより分周出力S3の周波数が引き下げられ、その結
果分周出力S3が基準発振出力S1にロックされる。
制御電圧発生回路16の制′4:1llit圧VCは、
アナログ/ディジタル変換回路21によってディジタル
信号に変換された後、電圧/チャンネル番号変換回路2
2に供給される。電圧/チャンネル番号変換回路22は
、制御電圧発生回路16から送出される制mN圧VCの
値をチャンネル番号データにコード変換するもので、制
御電圧VCと対応する受信チャンネル番号との関係は、
VCO14に供給される制御電圧VCの可変範囲に対し
て割り当てられた各チャンネル番号を表す関係に対応す
るように予め決められており、従って現在の制御電圧の
値に対応するチャンネル番号を表すコード信号C0DI
が比較回路23に供給される。
比較回路23にはチャンネル番号指定入力回路24から
チャンネル番号指定入力データC0D2が入力され、受
信チャンネル番号データC0DIとの差を表す差出力C
0D3が′アップダウンカウンタ構成の分周比設定カウ
ンタ25にアップダウンカウント入力として与えられる
分周比設定カウンタ25は、プログラマブル分周回路1
5に対して分周比指定データDEVを入力する。プログ
ラマブル分周回路15は、分周比指定入力端T1に対し
て分周比指定データDEVを受けたとき、VCO14の
発振出力S2を分周比指定データDEVによって指定さ
れた分周比で分周して分周出力S3として位相比較回路
13に送出する。
分周比設定カウンタ25は、比較回路23の差出力C0
D3によって、受信チャンネル番号データCOD 1の
値がチャンネル番号指定入力データC0D2の値より大
きいとき、その差出力C0D3の分だけダウンカウント
し、これに対して受信チャンネル番号データGOD I
の値がチャンネル番号指定入力データC0D2の値より
小さければ、その差を表す差出力C0D3の分だけアッ
プカウントするようになされている。
かくして受信チャンネル番号データCOD lの値がチ
ャンネル番号指定入力データC0D2の値より大きいと
き(又は小さいとき)、分周比設定カウンタ25がアッ
プカウントする(又はダウンカウントする)ことにより
、プログラマブル分周回路15の分周比が大きくなり(
又は小さくなり)、これにより分周出力S3の周波数が
引き上げられる(又は引き下げられる)、このとき位相
差出力S4によって制御電圧発生回路16の制御電圧V
Cが引き下げられ(又は引き上げられ)、結局受信チャ
ンネル番号データGOD Iの値がチャンネル番号指定
゛入カデータC0D2と一致する状態にロックされるこ
とになる。
図示の構成において、局部発振回路1は、位相比較回路
13、制御電圧発生回路16、VCO14、プログラマ
ブル分周回路15、位相比較回路13のループによって
形成されるPLLループによって分周出力S3の周波数
が基準発振出力Slの周波数と一敗する状態に引込ロッ
クされる。
これに加えて位相比較回路13、制?3]電圧発生回路
16、アナログ/ディジタル変換回路21、電圧/チャ
ンネル番号変換回路22、比較回路23、分周比設定カ
ウンタ25、プログラマブル分周回路15、位相比較回
路13のループによって、制2’B’CL圧VCの電圧
を、チャンネル番号指定入力回路24のチャンネル番号
指定入力データC0D2に対応する電圧と一致するよう
な状態に引込ロックされる。
このようにして定常動作時には、VCOを含んでなるP
LLループが、分周出力S3の周波数を基準発振出力の
周波数と一致させるようにロック動作すると共に、分周
比設定カウンタ25を含んでなる電圧ロックループが制
御x圧VCを指定入力回路24のチャンネル番号指定入
力に対応する電圧にロックする状態になる。
この状態において、プログラマブル分周回路15の分周
比は、チャンネル番号指定入力回路24から入力される
チャンネル番号指定入力データC0D2に対応する分周
比に制御され、その結果■C014の出力端から送出さ
れる発振出力SLの周波数は、チャンネル番号指定入力
データC0D2に対応する値になる。
例えば、制?31電圧vcによって表される受信チャン
ネル番号より指定入力されたチャンネル番号より低けれ
ば、プログラマブル分周回路15の分周比が大きくなる
ことにより、制御電圧■cを引き下げて発振出力SLの
周波数を低下させると共に、受信チャンネル番号を引き
下げてロック状態に安定する。従って混合回路2の出力
端にはチャンネル番号指定入力回路24から入力された
チャンネル番号指定データC0D2に対応するチャンネ
ルの放送波でなる中間周波信号を得ることができること
になる。
以上の定常動作は、テレビジョン受像機の製造時、VC
O14の発振周波数が、予め決められている基準の制御
電圧VCに対して割り当てられた基準の発振周波数に調
整された後に得られる。そして、製造時の調整は、アナ
ログ/ディジタル変換回路21、電圧/チャンネル番号
変換回路22、比較回路23、分周比設定カウンタ25
、プログラマブル分周回路15のループを利用して行わ
れ、VHFローバンド、VHFハイバンド、UHFバン
ドのそれぞれについて上限及び下限の周波数が割り当て
られているチャンネルを指定し、その都度VCO14が
正しく基準の発振周波数で発振動作させるようなU!4
整を行う、そのr9.!Ji整員は、チャンネル番号指
定入力回路24を用いて、各バンドの上限チャンネル及
び下限チャンネルの放送波に対応するチャンネル番号を
順次入力して行けばよい。
このとき制?l1lt圧発生回路16の出力端に得られ
る制御電圧VCは、制?n1!圧ロックループを介して
制御電圧VCが指定チャンネルコードデータC0D2に
対応する電圧にロックするようなフィードバック動作を
することにより、常にチャンネル番号措定入力回路24
から入力したチャンネル番号に割り当てられた基準電圧
にロックされる。
この状態においてVCO14の発振出力S2の周波数が
、基準値と一致していなければ、VCOI4の発振定数
が適切ではないことを意味している。
従って調整員はVCO14のインダクタンス成分を構成
しているコイルの形を変形させるといった調整作業をす
ることにより、発振出力S2の周波数を基準値に合わせ
るような調整作業をなし得る。
従って上述の構成によれば、従来の場合の調整作業のよ
うに、PLLループの中に組み込まれているVCO14
を一旦PLLループから切り離して基準の制m電圧に対
する発振周波数の調整を行うといったような煩雑な作業
をしないで、PLLループを形成させたままVCO14
に対して所定のチャンネル番号に対応する基準の制御電
圧VCを供給した状態を得ることができ、これにより正
しい発振定数の調整を簡便になし得る。
なお上述においては本発明をテレビジョン受像機の局部
発振回路に通用した場合の実施例として述べたが、本発
明はこれに限らず、例えばラジオ受信機などのように、
VCoに対して基準の制御電圧を与えたとき出力端に基
準の発振周波数を有する周波数出力を得ることができる
ようにした発振回路を有する電子機器に広く通用し得る
また上述においては、制御電圧VCを一旦受信チヤンネ
ル番号データに変換した後チャンネル番号指定入力デー
タと比較し、その比較結果に基づいてプログラマブル分
周回路15の分周比を制御するようにした場合について
述べたが、これに代え、チャンネル番号指定入力回路2
4として、各チャンネルに対して割り当てられたit$
i=圧を入力できるような構成のものを通用し、その出
力を直接制m電圧発生回路16の出力端に得られる制2
B IH圧VCと比較するようにし、その差出力に基づ
いてプログラマブル分周回路15の分周比を制御するよ
うにしても、上述の場合と同様の効果を得ることができ
る。
H発明の効果 以上のように本発明によれば、PLLループによって所
定の周波数出力を得る周波数ロック状態に引き込むこと
によって安定な発振出力信号を得るようにした発振回路
において、vcoに対する制御電圧VCの値を常に基準
の値に保持できるような発振回路を容易に得ることがで
き、かくしてVCoから高い精度で所定の周波数バンド
に含まれる周波数をもつ発振出力を確実に得ることがで
きる。
【図面の簡単な説明】
図は本発明による発振回路の一実施例を示すブロック図
である。 1・・・・・・局部発振回路、2・・・・・・混合回路
、4・旧・・高周波増幅回路、5・・・・・・中間周波
増幅回路、14・・・・・・VCo、15・・・・・・
プログラマブル分周回路、13・・・・・・位相比較回
路、22・・・・・・電圧/チャンネル番号変換回路、
23・・・・・・比較回路、24・・・・・・チャンネ
ル番号指定入力回路、25・・・・・・分周比設定カウ
ンタ。

Claims (1)

  1. 【特許請求の範囲】 VCOの出力をプログラマブル分周回路において分周し
    てその分周出力を位相比較回路に与え、この位相比較回
    路において基準発振出力との第1の差出力を得、上記第
    1の差出力によって制御電圧発生回路を制御して上記V
    COに対する制御電圧を得ることにより、上記分周出力
    の周波数を上記基準発振出力の周波数にロックするよう
    にし、上記VCOの出力を発振出力として送出する発振
    回路において、 上記制御電圧と指定入力手段からの入力信号に対応する
    指定電圧との差に相当する第2の差出力を得る比較手段
    を有し、 上記比較手段の第2の差出力に基づいて上記プログラマ
    ブル分周回路の分周比を制御することにより、上記制御
    電圧を上記指定電圧にロックさせる ことを特徴とする発振回路。
JP60141319A 1985-06-27 1985-06-27 発振回路 Pending JPS621323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60141319A JPS621323A (ja) 1985-06-27 1985-06-27 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60141319A JPS621323A (ja) 1985-06-27 1985-06-27 発振回路

Publications (1)

Publication Number Publication Date
JPS621323A true JPS621323A (ja) 1987-01-07

Family

ID=15289147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60141319A Pending JPS621323A (ja) 1985-06-27 1985-06-27 発振回路

Country Status (1)

Country Link
JP (1) JPS621323A (ja)

Similar Documents

Publication Publication Date Title
US4272729A (en) Automatic pretuning of a voltage controlled oscillator in a frequency synthesizer using successive approximation
JP3000673B2 (ja) 自動周波数制御装置
US6639474B2 (en) Adjustable oscillator
EP0453280B1 (en) PLL frequency synthesizer
US8674771B2 (en) Fixed bandwidth LO-GEN
EP1671422A2 (en) Phase-locked loop bandwidth calibration circuit and method thereof
US4271531A (en) Frequency synthesizer
KR102474578B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법
US5170492A (en) Digitally frequency-locking a radio transceiver to the received signal
CN1685614A (zh) 压控振荡器预设定电路
JPH0561835B2 (ja)
US5220684A (en) Channel selecting circuit
US7583773B2 (en) Frequency synthesizing device with automatic calibration
US6091943A (en) Combining oscillator with a phase-indexed control circuit for a radio receiver
JP2002164785A (ja) 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法
JPH0149051B2 (ja)
JPS621323A (ja) 発振回路
US5276734A (en) Oscillator system
CA2034088C (en) Digitally frequency-locking a radio transceiver to the received signal
JPS6392169A (ja) 水平偏向装置
JPH05211449A (ja) 分離変調及びチャンネル信号径路を有するfm変調器回路
JPH021962Y2 (ja)
JPS6242535B2 (ja)
EP0773671A2 (en) Video display apparatus and method for synchronising a clock signal with the horizontal frequency of an input signal
GB2229332A (en) Frequency synthesisers