JPS62130431A - デ−タ処理システムの命令実行方式 - Google Patents

デ−タ処理システムの命令実行方式

Info

Publication number
JPS62130431A
JPS62130431A JP60270262A JP27026285A JPS62130431A JP S62130431 A JPS62130431 A JP S62130431A JP 60270262 A JP60270262 A JP 60270262A JP 27026285 A JP27026285 A JP 27026285A JP S62130431 A JPS62130431 A JP S62130431A
Authority
JP
Japan
Prior art keywords
instruction
operand
holding register
register
contents
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60270262A
Other languages
English (en)
Inventor
Mika Tokunaga
美香 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60270262A priority Critical patent/JPS62130431A/ja
Publication of JPS62130431A publication Critical patent/JPS62130431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、データ処理システムにおいて開発、修正中の
プログラムの評価、検証時などに利用されるオペランド
の自動変更機能を有する命令実行方式に関するものであ
る。
従来の技術 ストアードプログラム方式のデータ処理システムでは、
命令コードとオペランドから成る命令の群で構成される
プログラムが主記憶装置に予め格納され、1命令ずつ順
次中央処理装置に読出され実行される。
このようなデータ処理システムでは、開発、修正中のプ
ログラムの評価、検証などの目的で命令中のオペランド
を変更しようとする場合、これを手作業により逐一書換
えている。
発明が解決しようとする問題点 上記オペランドの書換え作業は、時間がかがるだけでな
く誤りや漏れが生じやすいためプログラムの評価や検証
の時間が長引き、プログラムの開発修正の遅延を招くと
いう問題がある。
発明の構成 問題点を解゛決するための手段 本発明の命令実行方式は、中央処理装置が、主記憶装置
から読出した命令中の命令コード及びオペランドのそれ
ぞれを所定レジスタ内の所定命令コード及びオペランド
と照合し、照合一致の場合にはこの主記憶装置から読出
した命令中のオペランドを所定レジスタ内の所定のオペ
ランドに置換したのち実行するというオペランドの自動
変更機能を備えることにより、手作業による書換えに伴
う従来の問題点を一掃するように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例 第1図は、本発明の一実施例の命令実行方式が適用され
る情報処理システムのうちこの実施例に直接関連する部
分の構成を示す機能ブロック図である。
この情報処理システムは、命令を実行する中央処理装置
1と、この実行対象の命令が格納されている主記憶装置
2を備えている。
中央処理装置1は、実行命令保持レジスタ101、変更
オペランド保持レジスタ102、変更対象命令コード保
持レジスタ103、変更対象オペランド保持レジスタ1
04及びフェッチ命令保持レジスタ105を備えている
実行命令保持レジスタ101には、次に実行すべき命令
が保持される。変更オペランド保持レジスタ102には
、主記憶装置2から読出された命令中の置換すべきオペ
ランドが保持される。変更対象命令コード保持レジスタ
103には、オペランドの変更が指定されている命令の
命令コード部が保持される。変更対象オペランド保持レ
ジスタ104には、オペランドの変更が指定されている
命令のオペランド部が保持される。フェッチ命令保持レ
ジスタ105には、主記憶装置2から読出された命令が
一時的に保持される。
第2図(A)、(B)は、本発明の一実施例の手順を示
すフローチャートである。
まず、ステップ10において主記憶装置2から命令を読
出し、これをフェッチ命令保持レジスタ105に一時的
に保持する。次に、ステップ20において、フェッチ命
令保持レジスタ105に保持されている命令の命令コー
ド部を、変更対象命令コード保持レジスタ103の内容
と比較する。
次のステップ30において命令コード部の照合不一致を
判定した場合、第2図(B)のステップ70に進み、こ
こでフェッチ命令保持レジスタ105の内容をそのまま
実行命令保持レジスタ101に転送する。
一方、ステップ30において命令コード部の照合一致を
判定した場合、ステップ40に進み、ここで、フェッチ
命令保持レジスタ105に保持されている命令のオペラ
ンド部を変更対象オペランド保持レジスタ104の内容
と比較する。
次のステップ50において、オペランド部の照合不一致
を判定した場合、第2図(B)のステップ70に進み、
ここでフェッチ命令保持レジスタ105の内容をそのま
ま実行命令保持レジスタ101に転送する。
一方、ステップ50において命令コード部の照合一致を
判定すると、ステップ60に進み、ここで、フェッチ命
令保持レジスタ105に保持されている命令のオペラン
ド部を、変更オペランド保持レジスタ102に格納され
ているオペランド部で置換する。
このオペランド部が置換されたフェッチ命令保持レジス
タ105の内容を、第2図(B)のステップ70で実行
命令保持レジスタ101に転送する。次のステップ80
において、実行命令保持レジスタI01に転送された命
令を実行する。
最終ステップ90において、実行対象プログラム内の最
終命令について実行が終了したか否かを判定し、未終了
であれば、第2図(A)のステップ10に戻ってここか
らステップ80までの動作を繰り返す。  ステップ9
0において、実行対象のプログラム内の最終命令につい
ての実行の終了を判定すると、全ての動作を終了する。
このように、中央処理装置1内に実行命令保持レジスタ
101、変更オペランド保持レジスタ102、変更対象
命令の命令コード部とオペランド部のそれぞれを保持す
るレジスタ103.104及びフェッチ命令保持レジス
タ105を設置すると共に、フェッチした命令の命令コ
ード部及びオペランドの双方を変更対象の命令コード及
びオペランドと照合することにより、オペランドの自動
変更が行われる。
以上、説明の便宜上、照合対象の命令コード部とオペラ
ンド部が一つずつ存在する場合を例示したが、−Cには
、これらは複数存在し得、また相互間の種々な組合せも
存在し得る。
発明の効果 以上詳細に説明したように、本発明の命令実行方式は、
主記憶装置から読出した命令のうち所定の命令コード部
とオペランド部を有するものについては、そのオペラン
ドを所定のものに自動変更したのち実行する構成である
から、人手によるオペランドの書換え作業が一切不要と
なり、プログラムの評価、検証が迅速・確実となり、プ
ログラムの開発や修正期間が短縮されるという効果が奏
される。
【図面の簡単な説明】
第1図は本発明の一実施例の命令実行方式が適用される
情報処理システムのうちの関連部分の構成を示す機能ブ
ロック図、第2図(A)、(B)は上記実施例の手順を
示すフローチャートである。 1・・中央処理装置、2・・主記憶装置、101・・実
行命令保持レジスタ、102・・変更オペランド保持レ
ジスタ、103・・変更対象命令の命令コード部を保持
する変更対象命令コード保持レジスタ、104・・変更
対象命令のオペランド部を保持する変更対象オペランド
保持レジスタ、105・・フェッチ命令保持レジスタ。

Claims (1)

  1. 【特許請求の範囲】 命令コードとオペランドから成る命令の群を格納する主
    記憶装置と、この主記憶装置から命令の一つを順次読出
    して実行する中央処理装置とを備えたデータ処理システ
    ムにおいて、 前記中央処理装置は、 前記主記憶装置から読出した命令中の命令コード及びオ
    ペランドのそれぞれを所定レジスタ内の所定命令コード
    及び所定オペランドと照合し、照合一致の場合にはこの
    主記憶装置から読出した命令中のオペランドを所定レジ
    スタ内の所定のオペランドに置換したのち、照合不一致
    の場合にはそのまま、この命令を実行することを特徴と
    するデータ処理システムの命令実行方式。
JP60270262A 1985-11-30 1985-11-30 デ−タ処理システムの命令実行方式 Pending JPS62130431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60270262A JPS62130431A (ja) 1985-11-30 1985-11-30 デ−タ処理システムの命令実行方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60270262A JPS62130431A (ja) 1985-11-30 1985-11-30 デ−タ処理システムの命令実行方式

Publications (1)

Publication Number Publication Date
JPS62130431A true JPS62130431A (ja) 1987-06-12

Family

ID=17483800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60270262A Pending JPS62130431A (ja) 1985-11-30 1985-11-30 デ−タ処理システムの命令実行方式

Country Status (1)

Country Link
JP (1) JPS62130431A (ja)

Similar Documents

Publication Publication Date Title
US5404466A (en) Apparatus and method to set and reset a pipeline instruction execution control unit for sequential execution of an instruction interval
JPS5958547A (ja) マイクロプログラム制御装置のエラ−処理方式
JPS62130431A (ja) デ−タ処理システムの命令実行方式
JPS6049340B2 (ja) 分岐命令先取り方式
JPS62130432A (ja) デ−タ処理システムの命令実行方式
JPH04534A (ja) 情報処理システム
EP1221096A1 (en) Method and apparatus for modifying microinstructions in a static memory device
JP3012618B1 (ja) 被検査プログラムのデバグ方法とそのデバグ方式
JPS5842891B2 (ja) メイレイセイギヨホウシキ
JP2570119B2 (ja) ソフトウェアシミュレータ
JPS6126695B2 (ja)
JP2704117B2 (ja) シミュレータ
JPS5835648A (ja) プログラム実行制御方式
JPS59195751A (ja) 情報処理装置の診断方式
JPH04324525A (ja) プログラム移植支援装置
JPS62118448A (ja) 不定値参照の検出方式
JPH02208746A (ja) マイクロプログラム制御のデータ処理装置
JPH0398132A (ja) デバグ方式
JPH05189276A (ja) 排他制御履歴取得方式
JPS61157944A (ja) マイクロプログラム制御部を有するマイクロプロセツサ
JPS61221943A (ja) 演算処理装置
JPS63163543A (ja) 情報処理装置
JPS6220579B2 (ja)
JPS61156339A (ja) トレ−ス処理方式
JPS61290545A (ja) 検証用デ−タの自動出力装置