JPH04534A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH04534A
JPH04534A JP10220090A JP10220090A JPH04534A JP H04534 A JPH04534 A JP H04534A JP 10220090 A JP10220090 A JP 10220090A JP 10220090 A JP10220090 A JP 10220090A JP H04534 A JPH04534 A JP H04534A
Authority
JP
Japan
Prior art keywords
instruction
holding register
instruction code
operand
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10220090A
Other languages
English (en)
Inventor
Takahito Matsuhashi
松橋 孝人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10220090A priority Critical patent/JPH04534A/ja
Publication of JPH04534A publication Critical patent/JPH04534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理における命令実行に利用する。
本発明は開発、修正中のプログラムの評価、検証時など
に利用される命令コードの自動変換を行う情報処理シス
テムに関する。
〔概要〕
本発明は命令コード部およびオペランド部が格納された
主記憶装置と、この主記憶装置から命令を順次読出し実
行する中央処理装置とを備えた情報処理システムにおい
て、 主記憶装置から読出した命令のうち所定の命令コード部
とオペランド部とを有する命令については、その命令コ
ード部を所定のものに自動的に変更したのち実行するこ
とにより、 人手による命令コードの書換え作業をなくし、プログラ
ムの評価、検証を迅速、かつ確実に行い、開発や修正に
要する時間を短縮するようにしたものである。
〔従来の技術〕
ストアードプログラム方式のデータ処理システムでは、
命令コードとオペランドから成る命令の群で構成された
プログラムが主記憶装置に予め格納され、1命令ずつ順
次中央処理装置に読出され実行される。
このようなデータ処理システムでは、開発、修正中のプ
ログラムの評価、検証などの目的で命令中の命令コード
を変更しようとする場合、これを手作業により逐−書き
換えている。
〔発明が解決しようとする課題〕
上述した命令コードの書換え作業は、時間がかかるだけ
でなく誤りや漏れが生じゃすいためプログラムの評価や
検証の時間が長引き、プログラムの開発修正の遅延を招
(問題がある。
本発明はこのような問題を解決するもので、人手による
命令コードの書換えをなくし、作業時間を短縮するとと
もに誤りや漏れをなくすことができるシステムを提供す
ることを目的とする。
〔課題を解決するための手段〕
本発明は、命令コード部およびオペランド部から成る命
令群を格納する主記憶装置と、この主記憶装置から命令
を順次読出し実行する手段を含む中央処理装置とを備え
た情報処理システムにおいて、前記中央処理装置に、次
に実行すべき命令を保持する実行命令保持レジスタと、
前記主記憶装置から読出された命令中の置換すべき命令
を保持する変更命令コード保持レジスタと、命令コード
の変更が指定されている命令中の命令コードを保持する
変更対象命令コード保持レジスタと、命令コードが指定
されている命令のオペランド部を保持する変更対象オペ
ランド保持レジスタと、前言己主記憶装置から読出した
命令を一時保持するフェッチ命令保持レジスタとを設け
、前記フェッチ命令保持レジスタに保持された命令の命
令コード部と前記変更対象命令コード保持レジスタの内
容とを比較する命令コード比較手段と、この命令コード
比較手段により一致と判定されたときに、前記フェッチ
命令保持レジスタに保持された命令のオペランド部と前
記変更対象オペランド保持レジスタの内容とを比較する
オペランド比較手段と、前記命令コード比較手段および
前記オペランド比較手段により不一致と判定されたとき
に、前記フェッチ命令保持レジスタの内容をそのまま前
記実行命令保持レジスタに転送する命令転送手段と、前
記オペランド比較手段により一致と判定されたときに、
前記フェッチ命令保持レジスタに保持された命令のオペ
ランド部を前記変更命令コード保持レジスタに格納され
た命令コードで置換し、前記実行命令保持レジスタに転
送する命令コード置換手段とを含むことを特徴とする。
〔作用〕 主記憶装置から読出した命令中の命令コードおよびオペ
ランドのそれぞれを所定レジスタ内の所定命令コードお
よび所定オペランドと照合し、照合の結果一致している
場合には主記憶装置から読出した命令中の命令コードを
所定レジスタ内の所定の命令コードに置換した後その命
令を実行する。
また、照合の結果不一致の場合にはそのままその命令を
実行する。
これにより、人手による命令コードの書換え作業をなく
し、プログラムの評価、検証を迅速、かつ確実に行うこ
とができ、プログラムの開発や修正に要する時間を短縮
することができる。
〔実施例〕
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成を示すブロック図である。
本発明実施例は、命令コード部21aおよびオペランド
部21bから成る命令群21を格納する主記憶装置2と
、この主記憶装置2がら命令を順次読出し実行する手段
を含む中央処理装置1とを備え、中央処理装置1に、次
に実行すべき命令を保持する実行命令保持レジスタ10
1と、主記憶装置1から読出された命令中の置換すべき
命令を保持する変更命令コード保持レジスタ102と、
命令コードの変更が指定されている命令中の命令コード
を保持する変更対象命令コード保持レジスタ103 と
、命令コードが指定されている命令のオペランド部を保
持する変更対象オペランド保持レジスタ104と、主記
憶装置2から読出した命令を一時保持するフェッチ命令
保持レジスタ105とを設け、フェッチ命令保持レジス
タ105に保持された命令の命令コード部と変更対象命
令コード保持レジスタ103の内容とを比較する命令コ
ード比較手段11と、この命令コード比較手段11によ
り一致と判定されたときに、フェッチ命令保持レジスタ
105に保持された命令のオペランド部と変更対象オペ
ランド保持レジスタ104の内容とを比較するオペラン
ド比較手段12と、命令コード比較手段11およびオペ
ランド比較手段12により不一致と判定されたときに、
フェッチ命令保持レジスタ105の内容をそのまま実行
命令保持レジスタ101に転送する命令転送手段13と
、オペランド比較手段12により一致と判定されたとき
に、フェッチ命令保持レジスタ105に保持された命令
のオペランド部を変更命令コード保持レジスタ102に
格納された命令コードで置換し、実行命令保持レジスタ
101に転送する命令コード置換手段14とを含む。
次に、このように構成された本発明実施例の動作につい
て説明する。
第2図は本発明実施例の動作手順を示すフローチャート
である。
まず、主記憶装置2から命令を読出し、これをフェッチ
命令保持レジスタ105に一時的に保持する(ステップ
10)。次に、フェッチ命令保持レジスタ105に保持
されている命令の命令コード部を変更対象命令コード保
持レジスタ103の内容と比較する(ステップ20)。
比較の結果を判定しくステップ30)、命令コード部の
照合不一致を判定した場合にはフェッチ命令保持レジス
タ105の内容をそのまま実行命令保持レジスタ101
 に転送する(ステップ70)。
一方、ステップ30において命令コード部の照合一致を
判定した場合、フェッチ命令保持レジスタ105に保持
されている命令のオペランド部を変更対象オペランド保
持レジスタ104の内容と比較する(ステップ40)。
比較の結果を判定しくステップ5o)、オペランド部の
照合不一致を判定した場合にはフェッチ命令保持レジス
タ105の内容をそのまま実行命令保持レジスタ101
 に転送する(ステップ70)。
一方、ステップ50においてオペランド部の照合一致を
判定したときにはフェッチ命令保持レジスタlO5に保
持されている命令のオペランド部を変更命令コード保持
レジスタ102に格納されている命令コード部で置換す
る(ステップ60)。
この命令コード部が置換されたフェッチ命令保持レジス
タ105の内容を実行命令保持レジスタ101に転送し
くステップ70)、実行命令保持レジスタ101に転送
された命令を実行する(ステップ80)。
次いで、実行対象プログラム内の最終命令について実行
が終了したか否かを判定しくステップ90)、未終了で
あれば、ステップ1oに戻りステップ8oまでの動作を
繰り返す。実行対象のプログラム内の最終命令について
の実行の終了が判定されれば全ての動作を終了する。
このように、中央処理装置1内に実行命令保持レジスタ
101、変更命令コード保持レジスタ102、変更対象
命令コード部とオペランド部のそれぞれを保持するレジ
スタ103.104およびフェッチ命令保持レジスタ1
05を設置すると共に、フェッチした命令の命令コード
部およびオペランド部の双方を変更対象の命令コードお
よびオペランドと照合することにより、命令コード部の
自動変更を行うことができる。
以上、説明の便宜上、照合対象の命令コード部とオペラ
ンド部が一つずつ存在する場合を例示したが、一般には
、それらは複数存在し、また相互間には種々な組合が存
在する。
〔発明の効果〕
以上説明したように本発明によれば、主記憶装置から読
出した命令のうち所定の命令コード部とオペランド部を
有する命令については、その命令コード部を所定のもの
に自動的に変更したのち実行することにより、人手によ
る命令コードの書換え作業が一切不要となり、プログラ
ムの評価、検証が迅速、かつ確実となり、プログラムの
開発や修正期間を短縮することができる効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック図。 第2図は本発明実施例の動作手順を示すフローチャート
。 1・・・中央処理装置、2・・・主記憶装置、11・・
・命令コード比較手段、12・・・オペランド比較手段
、13・・命令転送手段、14・・・命令コード置換手
段、21川命令群、21a・・・命令コード部、21b
・・・オペランド部、101・・・実行命令保持レジス
タ、102・・・変更命令コード保持レジスタ、103
・・・変更対象命令コード保持レジスタ、104・・・
変更対象オペランド保持レジスタ、105・・・フェッ
チ命令保持レジスタ。

Claims (1)

  1. 【特許請求の範囲】 1、命令コード部およびオペランド部から成る命令群を
    格納する主記憶装置と、 この主記憶装置から命令を順次読出し実行する手段を含
    む中央処理装置と を備えた情報処理システムにおいて、 前記中央処理装置に、 次に実行すべき命令を保持する実行命令保持レジスタと
    、 前記主記憶装置から読出された命令中の置換すべき命令
    を保持する変更命令コード保持レジスタと、 命令コードの変更が指定されている命令中の命令コード
    を保持する変更対象命令コード保持レジスタと、 命令コードが指定されている命令のオペランド部を保持
    する変更対象オペランド保持レジスタと、前記主記憶装
    置から読出した命令を一時保持するフェッチ命令保持レ
    ジスタと を設け、 前記フェッチ命令保持レジスタに保持された命令の命令
    コード部と前記変更対象命令コード保持レジスタの内容
    とを比較する命令コード比較手段と、 この命令コード比較手段により一致と判定されたときに
    、前記フェッチ命令保持レジスタに保持された命令のオ
    ペランド部と前記変更対象オペランド保持レジスタの内
    容とを比較するオペランド比較手段と、 前記命令コード比較手段および前記オペランド比較手段
    により不一致と判定されたときに、前記フェッチ命令保
    持レジスタの内容をそのまま前記実行命令保持レジスタ
    に転送する命令転送手段と、前記オペランド比較手段に
    より一致と判定されたときに、前記フェッチ命令保持レ
    ジスタに保持された命令のオペランド部を前記変更命令
    コード保持レジスタに格納された命令コードで置換し、
    前記実行命令保持レジスタに転送する命令コード置換手
    段と を含むことを特徴とする情報処理システム。
JP10220090A 1990-04-17 1990-04-17 情報処理システム Pending JPH04534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10220090A JPH04534A (ja) 1990-04-17 1990-04-17 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10220090A JPH04534A (ja) 1990-04-17 1990-04-17 情報処理システム

Publications (1)

Publication Number Publication Date
JPH04534A true JPH04534A (ja) 1992-01-06

Family

ID=14321023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10220090A Pending JPH04534A (ja) 1990-04-17 1990-04-17 情報処理システム

Country Status (1)

Country Link
JP (1) JPH04534A (ja)

Similar Documents

Publication Publication Date Title
US6732297B2 (en) Pipeline testing method, pipeline testing system, pipeline test instruction generation method and storage method
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
US20020129336A1 (en) Automatic symbol table selection in a multi-cell environment
US5951676A (en) Apparatus and method for direct loading of offset register during pointer load operation
JP4243463B2 (ja) 命令スケジューリングのシミュレーション方法とシミュレーションシステム
JPH04534A (ja) 情報処理システム
JPH06309193A (ja) 機械語プログラムの動作検証方法および装置
JPH04533A (ja) 情報処理システム
US5504862A (en) Logic verification method
US7080231B2 (en) Processor with tagging buffer and methods for avoiding memory collisions
JPS62130431A (ja) デ−タ処理システムの命令実行方式
EP1221096A1 (en) Method and apparatus for modifying microinstructions in a static memory device
JP2001202262A (ja) データ格納方法
JPS62130432A (ja) デ−タ処理システムの命令実行方式
US7353429B2 (en) System and method using hardware buffers for processing microcode trace data
JPH04365133A (ja) プレロード命令実行装置及びプログラム修正装置
JP3729076B2 (ja) 結合共有モジュールのバージョン検査方式およびバージョン検査プログラム
JP2570119B2 (ja) ソフトウェアシミュレータ
JP3012618B1 (ja) 被検査プログラムのデバグ方法とそのデバグ方式
JPH0411894B2 (ja)
JPH0519820A (ja) プログラマブルコントローラ
JPS6277657A (ja) 利用者プログラムの実行履歴情報収集方式
JP2000222243A (ja) デバッグ装置及びデバッグ方法
JPH05241821A (ja) データ処理装置
JPH0588879A (ja) プログラム開発支援システム