JPS62130054A

JPS62130054A - 音声応答装置

Info

Publication number: JPS62130054A
Application number: JP26833185A
Authority: JP
Inventors: Osamu Konno; 修今野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-11-30
Filing date: 1985-11-30
Publication date: 1987-06-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の技術分野）本弁明（、↓、横内交換器等にて使用される音声応答賃
＠の改良に関する。

〔弁明の技術的青用）構内交ｙＡ機においては、予めＲＯＭなどの記憶回路に
音声情報を記憶させておき、所望の時刻を指定すること
により、この時刻になると端末機に呼出しがかかり、オ
フフックすると上記記憶回路に記憶された音声情報が一
定時間にわたり繰返し出力される音声応答機能が備えら
れているものがある。

第４図は上記音声応答機能を実現するための音声応答回
路の概略構成を示すブロック図である。

同図において、１は音声情報をＰ　ＣＭ　ｒ：ｆ　＠で
格納ηる音声情報格納用ＲＯＭ、２は上記ＲＯＭ　１の
アドレスをＯ〜２１＋まで指定するアドレス指定カウン
タ、３は上記アドレス指定カウンタ２によりアドレス指
定され読出されたパラレルデータＤＯ〜Ｄ７をシリアル
データに変換して出力するシフトレジスタである。寸な
わら、上記音声応答回路は、ＲＯＭＩに格納された音声
情報をアドレス指定カウンタ２によって一定時間欅返し
て読出し、この音声情報をシフトレジスタ３によりＰＣ
Ｍ化して出力するものとなっていた。なお、アトＩノス
指定カウンタ２にＪ３いて、２１＜はクロック信号ＧＫ
の入力端子、２Ｒはクリア信号ＣＬＲの入力端子である
。

（前頭技術の問題点）ところで、上記音声情報格納用ＲＯＭＩとしては、２５
６にバイトのＲＯＭが使用されている。

したがって、上記ＲＯＭ１の客層最大に音声情報を格納
した場合には、約４秒程度の音声情報が格納されていた
。しかるに、容量Ｒ大に音声情報を格納してしまうと、
端末機からは音声の切れ間のない状態で音声情報が繰返
し発せられる。このため、使用者にとっては騒がしく聞
こえてしまい、聞取り難いものとなっていた。そこで、
上記ＲＯＭＩの格納領域の最初または最俊に無音情報を
格納し、音声情報繰返し時に無音状態を作り出づことも
あるが、この場合、音声情報を格納する領域が狭くなり
、橿く短い音声情報しか格納することができなかった。

〔発明の目的〕本弁明はこのような事情に基いてなされたちのてあり、
その目的とするところは、格納容吊最人に音声情報を格
納でき、かつこの音声情報が使用者にとって間取り易く
出力される音声応答回路を提供することにある。

〔発明の概要）本発明は、上記目的を達成するために、音声情報をディ
ジタル化して格納する記憶回路にお＋Ｊる格納１１ｇの
アドレスを順次繰返して指定することにより前記音声情
報を掃返し出力さヒる場合において、アドレス指定タイ
ミングを制ｍ＋することにより音声情報の繰返し時に無
音状態を挿入する照合回路を備えたものである。

〔発明の実施例〕

第１図は本発明をディジタル式構内交換機に適用した一
実施例の概略構成を示すブロック図Ｃある。第１図にお
いて、１０は端末数であって時刻指定機能が備えられて
おり、この端末機１０から入力された時刻指定データは
、ライン回路１１８介してデータ送受信回路１２に送信
される。また、上記データ送受信回路１２は中央処理装
置（以下ＣＰＵと略称する）１３に相互接続されでおり
、前記時刻指定データは、さらにＣＰＩＪ　１３に送信
される。上記ＣＰＵ１３は上記時刻指定データを処理す
ることにより得られた時刻命令をタイムスイッヂ制■メ
モリ１４に出力すると共に、命令時刻になると前記デー
タ送受信回路１２を介して端末ｎ１０に呼出しをかける
ものとなっている。タイムスイッチ制御メモリ１４は、
上記時刻命令を格納し、この命令時刻になって前記ＣＰ
Ｕ　１３から端末機１０のオフフック情報が与えられる
とタイムスイッチ１５をＯＮ動作させるものとなってい
る。タイムスイッチ１５は音声情報をＰＣＭ化して出力
する音声応答回路１６と前記ライン回路１１との間に介
在されたスイッチであって、０ＮＦＪＪ作することによ
り上記音声応答回路１６とライン回路１１とが接続され
ると、音声情報がライン回路１］にてアナログ化された
のら端末機１０から音声として出力される。

第２図は前記音声応答回路１６の具体的構成を示す回路
図である。なお、第４図と同一部分には同一符号を付し
、詳しい説明は省略ψる。第２図において、２１は第１
カウンタであって、クロック端子２１Ｋに入力されるク
ロック信ＱＣＫの立下がりにて１カウントし、クリア端
子２１Ｆ”＜に入力されるクリア信号ＣＬＲがｒ　ｌ−
Ｉ　Ｊレベルのときカウント（直をクリアするものとな
っている。

この第１カウンタ２１の出力端子ＱＯは第２カウンタ２
２のクロック端子２２１くに接Ｈされている。第２カウ
ンタ２２は、第１　ｈウンタ２１からの出力信号Ｓａの
立下がりに応じて第１の出力端子Ｑ１から出力される信
号ＳｂがｒＬＪレベルから「）」」レベルあるいはｒ　
）−１ｊレベルからｒ　Ｉ−Ｊレベルに切換えられ、か
つこの信号Ｓｂの立下がりに応じて第２の出力端子Ｑ２
から出力される信号ＳＣがｒＬＪレベルから「１」」レ
ベルあるいは「）」」レベルから「シ」レベルに切換え
られるものとなっている。

、ト記第２カウンタ２２の第１の出力端子Ｑ１は、Ｄ型
フリップフロップ２３のクロック端子２３Ｋに接続され
ており、第２出力端子Ｑ２は１記り型フリップフロップ
２３のＤ入力端子、クリア端子２３　ＲＪ５よび後述す
る第２オアゲート２５の一方の入力端子に接続されてい
る。上記り型フリップフロップ２３は、クロック端子２
３にへの入力信号ｓｂが「１」」レベルのときＤ端子に
入力される信ＱＳＣを出力端子Ｑ３から出力するもので
あって、この出力端子Ｑ３は第１オアゲート２４の一方
の入力端子に接続されている。この第１オアゲ−１−２
４の他方の入力端子には前記クリア信号ＣＬ　Ｒが与え
られており、このクリア信号ＣＬＲと前記り型フリップ
フロップ２３の出力信号Ｓｄとの論理和が前記第２カウ
ンタ２２のクリア端子２２Ｒに出力されるものとなって
いる。

一方、前記第２オアゲート２５の他方の入力端子にもク
リア信号ＣＬＲが与えられており、第２カウンタ２２に
おける第２の出力端子Ｑ２からの出力信号Ｓｃとの論理
和出力Ｓｅが、アドレス指定カウンタ２のクリア端子２
Ｒに与えられるものとなっている。

次に、このように構成された本実施例の動作について説
明する。ａ声情報格納用ＲＯＭＩには予めディジタル化
された音声情報が格納されている。

なお、上記ＲＯＭ１は２５６にバイトのものが使用され
ている。今、端末１１１０により所望の時刻を指定する
と、時刻指定データはライン回路１１゜データ送受信回
路１２を介してＣＰＵ１３に与えられ、このＣＰＵ１３
にてデータ処理されて指定時刻に対応した時刻命令がタ
イムスイッチｉｌｌ　Ｉｌｌメモリ１４に格納される。

その後、上記命令時刻になると、ＣＰｔＪ１３からデー
タ送受信回路１２゜ライン回路１１を介して端末機１に
呼出しがかかる。そして、この端末機１からオフフック
情報が出力されると、前記タイムスイッチ制御メモリ１
４の＄制御によってタイムスイッチ１５が０ＮＩＩＪ作
する。そうすると、音声応答回路１６からＰＣＭ化され
た音声情報がライン回路１１に与えられ、アナログ信号
に変換された後、端末機１０から音声として出力される
。

さて、ここで上記音声応答回路１６は、第３図に示す信
号波形図にしたがって動作する。すなわら、時点１０に
おいてクリア信号ＣＬＲが「ト］」レベルから「Ｌ」レ
ベルに切換わると、クロック信号ＧＫ（本実施例では周
ｗＪ−８［Ｋ１−１ｚ］とする）の入力によって第１カ
ウンタ２１が動作を開始し、出力端子ＱＯからは周期　
Ｔ＝８０００／２１’［１−１ｚ］の信号Ｓａが第２カ
ウンタ２２のクロック端子２２Ｋに出力される。そうす
ると、第２　ｈウンタ２２の第１の出力端子Ｑ１から出
力される信号ｓｂは、上記信号Ｓａの１つ目の立下がり
時点ｔ１にて「Ｈｊレベルとなり、２つ目の立下がり時
点ｔ２にてｒＬＪレベルに切換ねる。

一方、上記信号ｓｂが時点ｔ２にて立ち下がると、第２
の出力端子Ｑ２から出力される信号ＳＣがｒＨＪレベル
となる。上記信号ＳＣがｒＨＪレベルになると、Ｄ型フ
リップ７０ツブ２３のクリア状態が解除されるので、そ
の後、時点ｔ３にて第２カウンタ２２の出力信号Ｓｂが
立ら上がると上記り型フリップフロップ２３の出力信号
Ｓｄは「ト１」レベルとなる。そうすると、第１オアゲ
ート２４の論理和出力がｒＨＪレベルとなり、第２カウ
ンタ２２のクリア端子２２Ｒに与えられる。

その結果、時点ｔ４において、第２カウンタ２２におけ
る第１．第２の出力端子Ｑ１．Ｑ２の出力Ｓｂ、および
ＳＣは共に「し」レベルとなり、Ｄ型フリップフロップ
２３の出力信号Ｓｄも「シ」レベルとなる。

他方、第２オアゲート２５の論理和出力Ｓｅは、クリア
信号ＣＬＲがｒＬＪレベルであるため、信号ＳＣと同様
となる。したがって、アドレス指定カウンタ２のクリア
端子２Ｒには時点ｔ２から時点ｔ４までの間はｒＨＪレ
ベル信号が供給されるので、この時間Ｍはカウントを行
なわず、ｒＬＪレベル信号が供給される時間Ｎのみカラ
ン１−を行なうものとなる。

ここで、上記時間Ｍは第１カウンタ２１の出力信号Ｓａ
の周期Ｔとほぼ同一となり、時間Ｎは周期Ｔの約２倍と
なるので、Ｍ　＝約２秒、Ｎ＝約４秒となる。したがっ
て、音声情報格納用ＲＯＭ１に格納された音声情報は、
アドレス指定カウンタ２により約４秒間読出された後、
約２秒間無音状態となり、その後、再び約４秒間読出さ
れる。そして、約４秒間読出された音声情報はシフトレ
ジスタ３にてＰ　ＣＭ化された後、タイムスイッチ′１
５へ出力される。

このように、本実施例の音声応答回路においては、約４
秒間にわたって音声情報が出力され、その後、約２秒間
の無音状態が存在する。したがって、２５６にパイ１〜
の音声情報格納用ＲＯＭＩに対し最大容量どなる約４秒
間の音声情報を格納した場合には、この音声情報が繰返
し出力され、かつ合用情ｔｌｌｉｌ返し時に約２秒間の
無音状態が挿入される。その結果、端末機１０から発せ
られる音声情報は断続的に繰返されるので、使用者は聞
取り易くなる。かくして、音声情報格納用ＲＯＭ１の容
量最大に音声情報を格納しても同等問題が生じないので
、ＲＯＭ１の容量を最大限に利用することができる。

なお、本発明は前記実施例に限定されるものではなく、
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。

（発明の効果）以上詳述したよ′うに、本発明によれば、音声情報をデ
ヂジタル化して格納づ゛る記憶回路に、１−３りる格納
領域のアドレスを順次繰返して指定づることにより前記
音声情報を繰返し出力させる際に、無音回路によってア
ドレス指定タイミングを制御することにより音声情報の
繰返し時に無高状態を１Φ入するようにしたので、格納
容量８人に音声情報を格納′Ｃさ、かっこの音声情報が
使用者にとって聞取り易く出力される音声応答装置を提
供できる。

【図面の簡単な説明】

第１図ないし第３図は本発明をディジタル構内交換機に
適用した一実施例を承り図であって、第１図は概略構成
を示すブロック図、第２図は音声応答回路の構成を示す
系統図、第３図は動作説明用の信号波形図、第４図は従
来の音声応答回路の構成を示す系統図である。１・・・音声情報格納用ＲＯＭ、２・・・アドレス指定
カウンタ、３・・・シフトレジスタ、１０・・・端末）
幾、１１・・・ライン回路、１２・・・データ送受信回
路、１３・・・ＣＰＵ、１４・・・タイムスイッチ制御
メモリ、１５・・・タイムスイッチ、１６・・・音声応
答回路、２１・・・第１カウンタ、２２・・・第２カウ
ンタ、２３・・・Ｄ型フリップ７０ツブ、２４・・・第
１オアゲー１〜．２５・・・第２オアゲート。出願人代理人　弁理士　鈴江武彦第１図

Claims

【特許請求の範囲】

（１）音声情報をディジタル化して格納する記憶回路と
、この記憶回路における格納領域のアドレスを順次繰返
して指定することにより前記音声情報を繰返し出力させ
る音声情報出力手段と、この音声情報出力手段により出
力される音声情報の繰返し時に無音状態を挿入する無音
回路とを具備したことを特徴とする音声応答装置。
（２）前記無音回路は、前記音声情報出力手段によるア
ドレス指定タイミングを制御するものであることを特徴
とする特許請求の範囲第（１）項記載の音声応答装置。