JPS62128642A - デ−タ伝送方式 - Google Patents
デ−タ伝送方式Info
- Publication number
- JPS62128642A JPS62128642A JP60267484A JP26748485A JPS62128642A JP S62128642 A JPS62128642 A JP S62128642A JP 60267484 A JP60267484 A JP 60267484A JP 26748485 A JP26748485 A JP 26748485A JP S62128642 A JPS62128642 A JP S62128642A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- strobe signal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はストローブ信号に同期して伝送データの通信を
行なうデータ伝送方式に関するものである。
行なうデータ伝送方式に関するものである。
[従来の技術]
一般に普及型プリンタの制御方式としては、プリントデ
ータをシリアルに送るrRS−232Cインタフエース
」モードでの制御と、プリントデータをパラレルで送る
rセントロニクスインタフェース」そ−ドでの制御に大
別される。
ータをシリアルに送るrRS−232Cインタフエース
」モードでの制御と、プリントデータをパラレルで送る
rセントロニクスインタフェース」そ−ドでの制御に大
別される。
このうちの「セントロニクスインタフェース」モードは
ホスト機器との間でのデータの授受は、8木のデータ信
号線と、該データ信号線へのデータ出力タイミング(デ
ータ取り込みタイミング)を示すストローブ信号線を用
いて行なっている。
ホスト機器との間でのデータの授受は、8木のデータ信
号線と、該データ信号線へのデータ出力タイミング(デ
ータ取り込みタイミング)を示すストローブ信号線を用
いて行なっている。
このセントロニクスインタフェースモードにおけるシス
テムの構成を第1図に示す。
テムの構成を第1図に示す。
図中100は、プリンタ等のセントロニクスインタフェ
ースにより接続される周辺機器、200は周辺機器10
0を制御するホストコンピュータ(以下pcと称す)で
あり、周辺機器100とPC200との間を接続する、
1は8本のデータ信号(DATA1〜8)線、2はデー
タ信号線1の取り込みタイミングを示すストローブ信号
、3は周辺機器100がデータを受信できる状態か否か
の状態を示すビジー信号(B、 U S Y )である
。
ースにより接続される周辺機器、200は周辺機器10
0を制御するホストコンピュータ(以下pcと称す)で
あり、周辺機器100とPC200との間を接続する、
1は8本のデータ信号(DATA1〜8)線、2はデー
タ信号線1の取り込みタイミングを示すストローブ信号
、3は周辺機器100がデータを受信できる状態か否か
の状態を示すビジー信号(B、 U S Y )である
。
PC200より例えば、1バイトのデータを送信する場
合には、8本のデータ信号(DATA1〜DATA8)
上にそれぞれ1ビツトの情報を出力する。そして、周辺
機器側でこのデータ信号を取り込むタイミングを示すス
トローブ信号2を、データ信号の出力タイミングの時間
的中心のタイミングで出力する。周辺機器100ではス
トローブ信号2の立ち上りに同期してデータ信号線上の
情報を読み込む。
合には、8本のデータ信号(DATA1〜DATA8)
上にそれぞれ1ビツトの情報を出力する。そして、周辺
機器側でこのデータ信号を取り込むタイミングを示すス
トローブ信号2を、データ信号の出力タイミングの時間
的中心のタイミングで出力する。周辺機器100ではス
トローブ信号2の立ち上りに同期してデータ信号線上の
情報を読み込む。
このストローブ信号2はデータ信号1の出力タイミング
より一定時間後に出力するようにしてもよい。
より一定時間後に出力するようにしてもよい。
このデータ信号1と、ストローブ信号2との出力タイミ
ングを第2図に示す。ここで、Tdはデータ信号(DA
TA1〜DATA8)1の出力タイミング(データ信号
1の立ち上り時)からストローブ信号2の出力タイミン
グ(立ち下がり時)までの時間差を示す。第2図の例で
はTdはMin 0.5μsであり、ストローブ信号2
の出力パルス幅は0.5μs〜500μsである。
ングを第2図に示す。ここで、Tdはデータ信号(DA
TA1〜DATA8)1の出力タイミング(データ信号
1の立ち上り時)からストローブ信号2の出力タイミン
グ(立ち下がり時)までの時間差を示す。第2図の例で
はTdはMin 0.5μsであり、ストローブ信号2
の出力パルス幅は0.5μs〜500μsである。
[発明が解決しようとする問題点]
ここで、周辺機器100とPC200の電源を投入する
場合を考えると、一般に電源を投入する順序は特に規定
されていない場合が多く、どちらが先に投入されるかは
明らかではない。このため、周辺機器100を先に投入
し、後からpc200の電源を投入する場合も発生する
。周辺機器100がプリンタ等の場合には、先にプリン
タの電源が投入されると、プリンタはデータの受信準備
を完了し、PC200よりデータが送られてくると直ち
に処理可能な状態となる。
場合を考えると、一般に電源を投入する順序は特に規定
されていない場合が多く、どちらが先に投入されるかは
明らかではない。このため、周辺機器100を先に投入
し、後からpc200の電源を投入する場合も発生する
。周辺機器100がプリンタ等の場合には、先にプリン
タの電源が投入されると、プリンタはデータの受信準備
を完了し、PC200よりデータが送られてくると直ち
に処理可能な状態となる。
この状態時にPC200の電源が投入されると、接続さ
れているインタフェース信号の、例えばデータ信号1及
び、ストローブ信号2の出力状態が不確定の状態が生ず
る。
れているインタフェース信号の、例えばデータ信号1及
び、ストローブ信号2の出力状態が不確定の状態が生ず
る。
例えば第3図に示す様に、データ信号1とストローブ信
号2とは略同時に変化する場合がある。
号2とは略同時に変化する場合がある。
そして、この場合には正規に出力された信号でないため
、信号のオンの時間幅も所定の時間幅になってはいない
。即ち、第3図にTwとして示すように異常に長いパル
ス幅となったり、又はTmとして示すように異常に短い
パルス幅となったりする。なお、ここで、T ponは
PS200の電源投入時を示す。
、信号のオンの時間幅も所定の時間幅になってはいない
。即ち、第3図にTwとして示すように異常に長いパル
ス幅となったり、又はTmとして示すように異常に短い
パルス幅となったりする。なお、ここで、T ponは
PS200の電源投入時を示す。
このように、電源投入時にはこれらの信号は非常に不安
定な状態にあり、実際にはPC200がストローブ信号
2を出力していないにも係わらず周辺機器100でスト
ローブ信号であると認識してしまい、この時のデータ信
号を有効なものとしてしまう事態も発生する。
定な状態にあり、実際にはPC200がストローブ信号
2を出力していないにも係わらず周辺機器100でスト
ローブ信号であると認識してしまい、この時のデータ信
号を有効なものとしてしまう事態も発生する。
なお、これは電源の投入時のみに限るものではなく、イ
ンタフェースラインにノイズがのった場合にも同様に、
一般的に短いパルスが発生し、誤動作してしまうことに
なる。
ンタフェースラインにノイズがのった場合にも同様に、
一般的に短いパルスが発生し、誤動作してしまうことに
なる。
[問題点を解決するための手段]
本発明は上述の問題点を除去することを目的として成さ
れたものであり、この問題点を解決する一手段として、
例えば周辺装置に、インタフェース信号のストローブ信
号の時間幅を検出する検出手段と、該検出手段で検出し
たストローブ信号の幅が所定時間幅の範囲にあるか否か
を判別する判別手段とを備える。
れたものであり、この問題点を解決する一手段として、
例えば周辺装置に、インタフェース信号のストローブ信
号の時間幅を検出する検出手段と、該検出手段で検出し
たストローブ信号の幅が所定時間幅の範囲にあるか否か
を判別する判別手段とを備える。
[作用コ
かかる構成において、ストローブ信号の時間幅が所定の
時間幅の範囲にはいっていないときにはこのストローブ
信号を無効とし、この時のデータも無効とする。
時間幅の範囲にはいっていないときにはこのストローブ
信号を無効とし、この時のデータも無効とする。
[実施例]
以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
明する。
本実施例のシステム構成も第1図に示す構成であり、正
常時のインタフェースタイミングは第2図に示すタイミ
ングとする。
常時のインタフェースタイミングは第2図に示すタイミ
ングとする。
第4図は本発明に係る一実施例のインタフェース部のブ
ロック図であり、図中4はストローブ信号2に同期して
データ信号をラッチするラッチ回路、6はストローブ信
号2の出力パルス幅の比較を行なう比較回路、7は周辺
装置全体の制御を行なう制御回路である。
ロック図であり、図中4はストローブ信号2に同期して
データ信号をラッチするラッチ回路、6はストローブ信
号2の出力パルス幅の比較を行なう比較回路、7は周辺
装置全体の制御を行なう制御回路である。
比較回路6の詳細を第5図に示す。
第5図において、6−1.6−2は入力されるインバー
タ回路6−7を介して送られてくるストローブ信号2に
より付勢されるワンショットであり、ワンショット6−
1は出力パルス幅t<0.5μsであり、ワンショット
6−2はt〉500μsである。従ってストローブ信号
2により、6−1.6−2のワンショットが付勢され、
その出力はゲート回路6−3.6−4に出力される。ま
た、このゲート回路6−3.6−4にはストローブ信号
2もそれぞれ入力されており、ストローブ信号のパルス
幅が0.5μs以下の場合にはゲート回路6−3が満足
され、その出力がオンとなる。また、ストローブ信号2
のパルス幅が500μs以上の場合にはゲート回路6−
4が満足され、その出力がオンとなる。これらの各ゲー
ト出力はOR回路6−5に入力されており、ストローブ
信号が0.5μsより500μsの範囲にない場合には
このOR回路6−5の出力がオンされる。
タ回路6−7を介して送られてくるストローブ信号2に
より付勢されるワンショットであり、ワンショット6−
1は出力パルス幅t<0.5μsであり、ワンショット
6−2はt〉500μsである。従ってストローブ信号
2により、6−1.6−2のワンショットが付勢され、
その出力はゲート回路6−3.6−4に出力される。ま
た、このゲート回路6−3.6−4にはストローブ信号
2もそれぞれ入力されており、ストローブ信号のパルス
幅が0.5μs以下の場合にはゲート回路6−3が満足
され、その出力がオンとなる。また、ストローブ信号2
のパルス幅が500μs以上の場合にはゲート回路6−
4が満足され、その出力がオンとなる。これらの各ゲー
ト出力はOR回路6−5に入力されており、ストローブ
信号が0.5μsより500μsの範囲にない場合には
このOR回路6−5の出力がオンされる。
OR回路6−5の出力はR−Sフリップフロップ(以下
F/Fと称す)6−6に入力されており、ストローブ信
号が0.5 μsより500 μsの範囲にない場合に
はとのF/F 6−6がセットされる。F/F 6−6
の出力信号coは制御回路7に送られ、ここでストロー
ブ信号2の異常と判断され、制御回路7はこの時のスト
ローブ信号2およびデータ信号1を無効と判断する。そ
して次のストローブ信号の検出に備えてF/F 6−6
をリセットするためCL傷信号出力する。F/F 6−
6はこのCL傷信号よりリセットされる。
F/Fと称す)6−6に入力されており、ストローブ信
号が0.5 μsより500 μsの範囲にない場合に
はとのF/F 6−6がセットされる。F/F 6−6
の出力信号coは制御回路7に送られ、ここでストロー
ブ信号2の異常と判断され、制御回路7はこの時のスト
ローブ信号2およびデータ信号1を無効と判断する。そ
して次のストローブ信号の検出に備えてF/F 6−6
をリセットするためCL傷信号出力する。F/F 6−
6はこのCL傷信号よりリセットされる。
以上の動作を第6図(A)、(B)のタイミングチャー
トに示す。第6図(A)はストローブ信号2が0.5μ
s以下の場合、第6図(B)はストローブ信号2が50
0μs以上の場合を示している。
トに示す。第6図(A)はストローブ信号2が0.5μ
s以下の場合、第6図(B)はストローブ信号2が50
0μs以上の場合を示している。
なお、正常なストローブ信号受信の場合にはF/F 6
−6がセットされることはない。
−6がセットされることはない。
なお、以上の説明は電源の投入時を主に説明したが、電
源のオフ時等の誤動作防止に有効なことは勿論である。
源のオフ時等の誤動作防止に有効なことは勿論である。
また、周辺機器もプリンタに限る物ではなく、ストロー
ブ信号に同期してデータを送る制御を備える全ての装置
に応用できる。
ブ信号に同期してデータを送る制御を備える全ての装置
に応用できる。
[発明の効果]
以上説明した様に本発明によれば、システムの電源の投
入時や信号線にノイズがのった場合にもこれにより発生
する誤動作を簡単な構成で有効に防ぐことがでとる。
入時や信号線にノイズがのった場合にもこれにより発生
する誤動作を簡単な構成で有効に防ぐことがでとる。
第1図は一般的なパラレルインタフェースを備えるシス
テムのシステム構成図、 第2図は一般的なパラレルインタフェースのデータ伝送
タイミングチャート、 第3図は装置に電源が投入された場合のインタフェース
のデータ伝送タイミングチャート、第4図は本発明に係
る一実施例のインタフェース部のブロック図、 第5図は本実施例の比較回路の詳細回路図、第6図(A
)、(B)は本実施例の比較回路の動作タイミングチャ
ートである。 図中1・・・データ信号、2・・・ストローブ信号、4
・・・ラッチ回路、6・・・比較回路、6−1.6−2
・・・ワンショット回路、6−6・・・F/F、7・・
・制御回路である。
テムのシステム構成図、 第2図は一般的なパラレルインタフェースのデータ伝送
タイミングチャート、 第3図は装置に電源が投入された場合のインタフェース
のデータ伝送タイミングチャート、第4図は本発明に係
る一実施例のインタフェース部のブロック図、 第5図は本実施例の比較回路の詳細回路図、第6図(A
)、(B)は本実施例の比較回路の動作タイミングチャ
ートである。 図中1・・・データ信号、2・・・ストローブ信号、4
・・・ラッチ回路、6・・・比較回路、6−1.6−2
・・・ワンショット回路、6−6・・・F/F、7・・
・制御回路である。
Claims (1)
- ストローブ信号に同期して伝送データの通信を行なうデ
ータ伝送方式において、データ受信側装置は前記ストロ
ーブ信号の出力時間幅が一定時間幅の範囲に無いときに
は前記ストローブ信号を無効とし、その時の受信データ
を無効とすることを特徴とするデータ伝送方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60267484A JPS62128642A (ja) | 1985-11-29 | 1985-11-29 | デ−タ伝送方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60267484A JPS62128642A (ja) | 1985-11-29 | 1985-11-29 | デ−タ伝送方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62128642A true JPS62128642A (ja) | 1987-06-10 |
Family
ID=17445488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60267484A Pending JPS62128642A (ja) | 1985-11-29 | 1985-11-29 | デ−タ伝送方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62128642A (ja) |
-
1985
- 1985-11-29 JP JP60267484A patent/JPS62128642A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5122794A (en) | Dual master implied token communication system | |
US6556580B1 (en) | Multi-function transmit packet buffer | |
JP2587909B2 (ja) | データ転送方法 | |
JPS62128642A (ja) | デ−タ伝送方式 | |
JPS62128643A (ja) | デ−タ伝送方式 | |
JPS62128641A (ja) | デ−タ伝送方式 | |
JP3459075B2 (ja) | 同期式シリアルバス方式 | |
KR920010977B1 (ko) | 개선된 성능의 메모리 버스 아키텍쳐(memory bus architecture) | |
JPH0724400B2 (ja) | 通信システムにおける半二重/単信インタフェース用制御回路 | |
KR960016272B1 (ko) | 이중화프로세서의 에러 감지/처리 장치 및 그 방법 | |
KR0131601B1 (ko) | 키보드 인터페이스 | |
JP3174246B2 (ja) | 監視装置及び情報送受信装置 | |
JP2764452B2 (ja) | バス転送応答方法 | |
KR890003026Y1 (ko) | 단일 포트 제어 병렬 인터페이스 장치 | |
JP2945123B2 (ja) | 通信システム | |
JPH01121921A (ja) | プリンタの電源断検出方法 | |
JP2824890B2 (ja) | Scsiプロトコル制御装置 | |
JP2551100B2 (ja) | 通信制御装置 | |
KR970009750B1 (ko) | 하이파이 버스 인터럽트 요청기의 상태 제어방법 | |
KR0165077B1 (ko) | 교환기 시스템의 원격 송수신장치 | |
JP2006042082A (ja) | 端末制御システム | |
JP2632967B2 (ja) | プリンタシリアルインタフェースにおけるエラー処理方法 | |
JPH02126751A (ja) | 通信回線網のリセット信号受信回路 | |
JPH0719233B2 (ja) | 情報処理装置 | |
KR20050037220A (ko) | 컴퓨터 시스템의 버스 인터페이스 장치 |