JPS621277A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS621277A JPS621277A JP13913585A JP13913585A JPS621277A JP S621277 A JPS621277 A JP S621277A JP 13913585 A JP13913585 A JP 13913585A JP 13913585 A JP13913585 A JP 13913585A JP S621277 A JPS621277 A JP S621277A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- layers
- inas
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、化合物半導体装置に関する。さらＩＩζ詳し
くは、本発明は、格子定数の著しく異なるＩ ｎＡｓ層
とＧａＡｓ層を交互に積層させて、ＧａＡｓ層側のみに
ｎ型不純物をドーピングさせることによって、既存のい
わゆる格子整合させたＧａＡｓとＧａＡｌＡｓまたはＧ
ａＡｓとＡｌｌＡｓ （ともに格子不整は約０．３％以
下、ただし、 格子不整（％）＝交互ｔζ積層させ
に構造とは異なる構造を実現することにより、電子移動
度を大きくした化合物半導体装酸に関する。
くは、本発明は、格子定数の著しく異なるＩ ｎＡｓ層
とＧａＡｓ層を交互に積層させて、ＧａＡｓ層側のみに
ｎ型不純物をドーピングさせることによって、既存のい
わゆる格子整合させたＧａＡｓとＧａＡｌＡｓまたはＧ
ａＡｓとＡｌｌＡｓ （ともに格子不整は約０．３％以
下、ただし、 格子不整（％）＝交互ｔζ積層させ
に構造とは異なる構造を実現することにより、電子移動
度を大きくした化合物半導体装酸に関する。
（従来の技術）
化合物半導体デバイス、特に電子デバイスの製法として
、薄い一様な層の成長、成分元素組成比の制御の容易さ
からエピタキシャル成長方法が一般的に利用されている
。なかでも、最近特に注目されている技術として、分子
線エピタキシャル成ｉ方法（以下簡単のために「ＭＢＥ
成長法」という）が知られている。例えばＷ、 Ｔ、
Ｔｓａｎｇ により日経エレクトロニクス磁３０８，
１６３（１９８３）において、ＭＢＥ成長法並びに薄膜
周期構造を利用したデバイスが詳細に説明されている。
、薄い一様な層の成長、成分元素組成比の制御の容易さ
からエピタキシャル成長方法が一般的に利用されている
。なかでも、最近特に注目されている技術として、分子
線エピタキシャル成ｉ方法（以下簡単のために「ＭＢＥ
成長法」という）が知られている。例えばＷ、 Ｔ、
Ｔｓａｎｇ により日経エレクトロニクス磁３０８，
１６３（１９８３）において、ＭＢＥ成長法並びに薄膜
周期構造を利用したデバイスが詳細に説明されている。
このＭＢＥ成長法に従えば、結晶成長速度を単原子面レ
ベルで制御することができ（Ｊ、 Ｐ、 ｖａｎｄｅｒ
Ｚｉｅｌ 他、Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ４
８ （１９７７）Ｐ４Ｏ１０）、さらには、反射型電子
線回折法を併用すればｌ原子面の組成をも正確に制御す
ることができる（Ｊ。
ベルで制御することができ（Ｊ、 Ｐ、 ｖａｎｄｅｒ
Ｚｉｅｌ 他、Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ４
８ （１９７７）Ｐ４Ｏ１０）、さらには、反射型電子
線回折法を併用すればｌ原子面の組成をも正確に制御す
ることができる（Ｊ。
Ｈ，Ｎｅａｖ６他、Ａｐｐｌ、Ｐｈｙｓ、Ａ３１．１（
１９８３） ）。
１９８３） ）。
このようなＭＢＥ法を用いることにより、第２図に示す
ような高電子移動度トランジスタＣ以下、ＨＥＭＴと略
す）を製造することが可能となる。
ような高電子移動度トランジスタＣ以下、ＨＥＭＴと略
す）を製造することが可能となる。
なお、従来の化合物半導体を用いたマイクロ波素子につ
いては、たとえば特開昭５９−４０８５号および特開昭
５８−１４７１６９号公報シて記されている。
いては、たとえば特開昭５９−４０８５号および特開昭
５８−１４７１６９号公報シて記されている。
第１図に示し７’！：ＨＥＭＴ構造は、半絶縁性ＧａＡ
ｓの基板ｌを有し、その基板ｌの上には、バッファ層と
して機能するＧａＡｓ層２が形成され、更にその上に、
チャンネル層をなすアンドープのＧａＡｓ層３が形成さ
れている。そして、そのＧａＡｓ層３上には、ｎ −Ｇ
ａｘ ＡＩ！１ ｘＡｓのような高い不純物濃度の電子
供給層４が形成され、その中領域７は合金化され、その
上にソース及びドレインの電極８が形成されている。
ｓの基板ｌを有し、その基板ｌの上には、バッファ層と
して機能するＧａＡｓ層２が形成され、更にその上に、
チャンネル層をなすアンドープのＧａＡｓ層３が形成さ
れている。そして、そのＧａＡｓ層３上には、ｎ −Ｇ
ａｘ ＡＩ！１ ｘＡｓのような高い不純物濃度の電子
供給層４が形成され、その中領域７は合金化され、その
上にソース及びドレインの電極８が形成されている。
このような半導体装置において、ゲート電極６に適当な
バイアス電圧を印加すると、電子供給層４とチャンネル
層３との界面たおけるチャンネル層３側に、二次元電子
ガス９が形成される。この結果、不純物イオンの少ない
チャンネル層３内の界面近傍数１０λ厚のところを、多
量の電子が流れることになる。従って、電子移動度を制
限する１つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
バイアス電圧を印加すると、電子供給層４とチャンネル
層３との界面たおけるチャンネル層３側に、二次元電子
ガス９が形成される。この結果、不純物イオンの少ない
チャンネル層３内の界面近傍数１０λ厚のところを、多
量の電子が流れることになる。従って、電子移動度を制
限する１つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
第ｚＷ１の場合は、ＧａＡｓ層とＧａＡｌＡｓ層の単一
のへテロ界面における電子の蓄積層を利用したものであ
るが、ＧａＡｓ層とＧａＡｌＡｓ層を交互に積層させて
多層構造を形成し、ＧａＡｓ層とＧａＡｓ層２層の複数
のへテロ界面を利用した事例については、Ｒ，Ｄｉｎｇ
ｌｅ他、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ３３
． ｆ３６５ （１９７８）Ｔ、 Ｊ、 Ｄｒｗｍｍｏ
ｎｄ他、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ５３ （２
）、 ｉ’０２３（１９８２）などに詳細に述べられて
いる。
のへテロ界面における電子の蓄積層を利用したものであ
るが、ＧａＡｓ層とＧａＡｌＡｓ層を交互に積層させて
多層構造を形成し、ＧａＡｓ層とＧａＡｓ層２層の複数
のへテロ界面を利用した事例については、Ｒ，Ｄｉｎｇ
ｌｅ他、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｌｅｔｔ、 ３３
． ｆ３６５ （１９７８）Ｔ、 Ｊ、 Ｄｒｗｍｍｏ
ｎｄ他、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ５３ （２
）、 ｉ’０２３（１９８２）などに詳細に述べられて
いる。
（発明が解決しようとする問題点）
しかしながら、このような化合物半導体装置においては
、ヘテロ界面における格子整合条件をできるだけ満足さ
せることを目的にしているために（すなわち、格子不整
を約０６３％以下に抑えるなめに）、ヘテロ界面におけ
るエネルギー不連続の大きさを大きくすることには限度
がある。たとえいため、基板とエピタキシャル層との界
面、ならびに、チャンネル層と電子供給層とのへテロ界
面の両方において格子整合をとるために、従来は、Ｇａ
Ａｓ基板上にＧａＡｓチャンネル層とＧａｘＡ／ｌ −
ｘＡｓまたはＡｌ１Ａｓ電子供給層、あるいはＩｎＰ基
板上にＩｎａｓｓＧａ’ａ４ｖＡｓ チャンネル層と
ＩｎａａｇＡＩｌａ４ｓＡｓ 電子供給層を形成した
構造が採用されている。しかしながら、このような系に
おいては、チャンネル層と電子供給層とのへテロ界面ｔ
ζおけるエネルギーギャップの差は、最大でも約０．７
ｅＶ−程度（チャンネル層をＧａＡｓ 、電子供給層を
ＡｌｌＡｓにした場合）にしかならない。ただし、実際
のへテロ界面における伝導帯のエネルギー不連続の大き
さは単にエネルギーギャップの差に等しくはならず、伝
導帯のエネルギー差しで、Ｄｉｎｇｌｅ 則と呼ばれ
る補正係数を乗じたものになる。しかしながら、このよ
うな補正は、第３図ｅζおけるナベての化合物半導体の
組み合わせに対して一律に行なわれるべきものであり、
ゆえに、単にヘテロ界面におけるエネルギー不連続の大
きさの相対的な大小を論じる上では、特殊な系（たとえ
ば、Ｉ ｎＡｓとＧａＳｂの組み合わせ）を除いては、
エネルギーギャップの差から推定することが可能である
。以上のことから、従来の構造では半絶縁性基板とエピ
タキシャル層との界面、ならびにチャンネル層と電子供
給層とのへテロ界面の両方において格子整合条件を満足
させるために、エネルギー不連続の大きさが著しく制限
されてしまう。第３図によると、ＧａＡｓ −ＧａＡｚ
Ａｓ （まなはＡＩ！Ａｓ入Ｉｎ（１ｓｓＧａａ＋７
Ａｓ−Ｉｎａｓ！Ａ７７α４ ｇＡｓの組み合わせ以外
にＩｎＰ基板を用いて、ＩｎａｓｓＧａａ４ｖＡｓ
層をチャンネル層として、たとえばＩｎａｓｓＧａｃＬ
＋７Ａｓ とのエネルギーギャップ差の大きいＡ＃Ａ
ｓｘ５ｂｔ −Ｘ を電子供給層にすることも可能であ
るが、一般に、Ｖ族元素を２種類含んだ混晶をＭＢＥ成
長することは技術的に困難であるばかりでなく１、Ａ／
Ａｓ ｘ Ｓ ｂ ｔ −ｘ という系は、酸化され
易いＡｌｌとｓｂの２つの元素を含有しているなめ、高
純度（Ｓｉをドーピングする前の純度）の層を得ること
が難しく、かつ、成長後における微細加工なεの際の取
り扱いが困難になる。Ａｊ’ＡｓｘＳｂ ｔ−ｘ層に限
らず、ＩｎａｓｓＧａａｎＡｓ ’Ｐ ＩｎａｓｇＡＪ
？ａ＋ｓＡｓ などの３元混晶やさらには４元混晶と
いつｋものは、一般に格子整合させるための組成制御が
複雑化し成長技術上、極めて困難になり、まな再現性な
ら方において格子整合条件を満足する２元化合物どうし
の組み合わせとして、ＧａＡｓ −ＡＡ？Ａｓ （また
はＧａｘＡｌｌｌ −ＸＡＳ ）が圧倒的に多く研究さ
れている。
、ヘテロ界面における格子整合条件をできるだけ満足さ
せることを目的にしているために（すなわち、格子不整
を約０６３％以下に抑えるなめに）、ヘテロ界面におけ
るエネルギー不連続の大きさを大きくすることには限度
がある。たとえいため、基板とエピタキシャル層との界
面、ならびに、チャンネル層と電子供給層とのへテロ界
面の両方において格子整合をとるために、従来は、Ｇａ
Ａｓ基板上にＧａＡｓチャンネル層とＧａｘＡ／ｌ −
ｘＡｓまたはＡｌ１Ａｓ電子供給層、あるいはＩｎＰ基
板上にＩｎａｓｓＧａ’ａ４ｖＡｓ チャンネル層と
ＩｎａａｇＡＩｌａ４ｓＡｓ 電子供給層を形成した
構造が採用されている。しかしながら、このような系に
おいては、チャンネル層と電子供給層とのへテロ界面ｔ
ζおけるエネルギーギャップの差は、最大でも約０．７
ｅＶ−程度（チャンネル層をＧａＡｓ 、電子供給層を
ＡｌｌＡｓにした場合）にしかならない。ただし、実際
のへテロ界面における伝導帯のエネルギー不連続の大き
さは単にエネルギーギャップの差に等しくはならず、伝
導帯のエネルギー差しで、Ｄｉｎｇｌｅ 則と呼ばれ
る補正係数を乗じたものになる。しかしながら、このよ
うな補正は、第３図ｅζおけるナベての化合物半導体の
組み合わせに対して一律に行なわれるべきものであり、
ゆえに、単にヘテロ界面におけるエネルギー不連続の大
きさの相対的な大小を論じる上では、特殊な系（たとえ
ば、Ｉ ｎＡｓとＧａＳｂの組み合わせ）を除いては、
エネルギーギャップの差から推定することが可能である
。以上のことから、従来の構造では半絶縁性基板とエピ
タキシャル層との界面、ならびにチャンネル層と電子供
給層とのへテロ界面の両方において格子整合条件を満足
させるために、エネルギー不連続の大きさが著しく制限
されてしまう。第３図によると、ＧａＡｓ −ＧａＡｚ
Ａｓ （まなはＡＩ！Ａｓ入Ｉｎ（１ｓｓＧａａ＋７
Ａｓ−Ｉｎａｓ！Ａ７７α４ ｇＡｓの組み合わせ以外
にＩｎＰ基板を用いて、ＩｎａｓｓＧａａ４ｖＡｓ
層をチャンネル層として、たとえばＩｎａｓｓＧａｃＬ
＋７Ａｓ とのエネルギーギャップ差の大きいＡ＃Ａ
ｓｘ５ｂｔ −Ｘ を電子供給層にすることも可能であ
るが、一般に、Ｖ族元素を２種類含んだ混晶をＭＢＥ成
長することは技術的に困難であるばかりでなく１、Ａ／
Ａｓ ｘ Ｓ ｂ ｔ −ｘ という系は、酸化され
易いＡｌｌとｓｂの２つの元素を含有しているなめ、高
純度（Ｓｉをドーピングする前の純度）の層を得ること
が難しく、かつ、成長後における微細加工なεの際の取
り扱いが困難になる。Ａｊ’ＡｓｘＳｂ ｔ−ｘ層に限
らず、ＩｎａｓｓＧａａｎＡｓ ’Ｐ ＩｎａｓｇＡＪ
？ａ＋ｓＡｓ などの３元混晶やさらには４元混晶と
いつｋものは、一般に格子整合させるための組成制御が
複雑化し成長技術上、極めて困難になり、まな再現性な
ら方において格子整合条件を満足する２元化合物どうし
の組み合わせとして、ＧａＡｓ −ＡＡ？Ａｓ （また
はＧａｘＡｌｌｌ −ＸＡＳ ）が圧倒的に多く研究さ
れている。
ＧａｘＡＩｌｔ −ｘＡｓ については、第３図から明
らかなように、ＧａＡｓとＡｌＡｓの格子不整が約０．
８％と小さいため、ＧａｘＡｌｔｔ −ＸＡＳ の組成
Ｘがどのようであろうとも、ＧａＡｓとの格子整合条件
を満足しているために、Ｉ ｎ ｘＧａ ｌ −ＸＡＳ
−Ｉ ｎｘＡｌｌ−ｘＡｓ などの組み合わせに比
べれば厳密な組成制御を必要とせず、ゆえに成長技術上
も困難ではない。しかしながら、ＧａＡｓ −１７Ａｓ
（またはＧａｘＡｌ ｔ −ｘＡｓ ）の系において
は、前述したようにエネルギーギャップ差は約０．７ｅ
ＶまでＩＩζ制限されてしまう。このように、エネルギ
ーギャップ差が小さいこと、すなわち、ヘテロ界面での
エネルギー不連続の大きさが小さいことは、前述した二
次元電子ガス層における電子の閉じこめ効果が減少し、
室温における二次元電子ガス形成の度合いが低くなり、
ヘテロ界面における電子移動度が低下する。このように
従来の構造において、２次元電子ガス層における述べら
れている。
らかなように、ＧａＡｓとＡｌＡｓの格子不整が約０．
８％と小さいため、ＧａｘＡｌｔｔ −ＸＡＳ の組成
Ｘがどのようであろうとも、ＧａＡｓとの格子整合条件
を満足しているために、Ｉ ｎ ｘＧａ ｌ −ＸＡＳ
−Ｉ ｎｘＡｌｌ−ｘＡｓ などの組み合わせに比
べれば厳密な組成制御を必要とせず、ゆえに成長技術上
も困難ではない。しかしながら、ＧａＡｓ −１７Ａｓ
（またはＧａｘＡｌ ｔ −ｘＡｓ ）の系において
は、前述したようにエネルギーギャップ差は約０．７ｅ
ＶまでＩＩζ制限されてしまう。このように、エネルギ
ーギャップ差が小さいこと、すなわち、ヘテロ界面での
エネルギー不連続の大きさが小さいことは、前述した二
次元電子ガス層における電子の閉じこめ効果が減少し、
室温における二次元電子ガス形成の度合いが低くなり、
ヘテロ界面における電子移動度が低下する。このように
従来の構造において、２次元電子ガス層における述べら
れている。
そこで、本発明は、上記した室温における２次ヘテロ界
面を形成するｋめの化合物半導体装置を提供せんとする
ものである。
面を形成するｋめの化合物半導体装置を提供せんとする
ものである。
（問題点を解決するための手段）
ＭＢＥ成長法または有機金属気相成長法な、どを用いる
と、格子定数の異なる化合物半導体薄膜を、その薄膜内
に転位などの欠陥を導入することなく、エピタキシャル
成長させることが可能である（Ｍ。
と、格子定数の異なる化合物半導体薄膜を、その薄膜内
に転位などの欠陥を導入することなく、エピタキシャル
成長させることが可能である（Ｍ。
Ｊ、 Ｌｕｄｏｗｉｓｅ他、Ａ、Ｐ、Ｌ、４２ （１９
８３） ４８７まなはＧ、 Ｃ，０ｓｂｏｕｒｎ池、Ａ
、Ｐ、Ｌ、４１ （１９８，ｑ）１７２）。
８３） ４８７まなはＧ、 Ｃ，０ｓｂｏｕｒｎ池、Ａ
、Ｐ、Ｌ、４１ （１９８，ｑ）１７２）。
また、格子定数の異なる化合物半導体を、転位以上の知
見ｔζ基づき、本発明者は以下のように考え、本発明を
考案した。
見ｔζ基づき、本発明者は以下のように考え、本発明を
考案した。
Ｉ ｎＡｓとＧａＡｓの格子不整は、およそ７％である
が、このような組み合わせの場合、各々の厚みが約５Ｏ
Ａ（原子面数をこすると、ＧａＡｓの場合約１８原子面
、Ｉ ｎＡｓの場合約１６原子面）までであれば、格子
不整転位を導入することな（、ＩｎＡｓとＧａＡｓを交
互に積層させることができる。
が、このような組み合わせの場合、各々の厚みが約５Ｏ
Ａ（原子面数をこすると、ＧａＡｓの場合約１８原子面
、Ｉ ｎＡｓの場合約１６原子面）までであれば、格子
不整転位を導入することな（、ＩｎＡｓとＧａＡｓを交
互に積層させることができる。
Ｉ ｎＡｓの格子定数（約６．０５λ）は、ＧａＡｓの
格子定数（約５，６５Ａ）に比べて大きいことから、Ｉ
ｎＡｓＩｎＡｓ層とＧａＡｓ層の薄膜層を交互に積層し
、ＧａＡｓ層側のみにｎ型不純物をドーピングしに構造
を形成することにより、ＩｎＡｓ／ＧａＡｓ界面におい
て、結晶格子が弾性的に正方晶変形しているＩｎＡｓ層
側のみに電子の蓄積層を形成することができる。しかも
第２図よりＧａＡｓとＩｎＡｓのエネルギーギャップの
差は約１．ＯｅＶであり、 ＧａＡｓとＡＡＡｓのエネ
ルギーギャップ差よりも大きくなる。このため、室温に
おける２次元電子ガス層内への電子の閉じ込め効果の減
少を、ＧａＡｓ −ＡＩＡｓの組み合わせの場合に比べ
て著しく抑制することができる。さらに、ＩｎＡｓ−Ｇ
ａＡｓ界面において、Ｉ ｎＡｓ層が第４図（ｂ）に示
したように弾性歪みにより正方晶変形していることによ
り、２次元電子ガス層内のＸ方向に進行する電子に対し
て、Ｙ方向の原子振動による格子散乱の度合いが、弾性
歪みの存在しない第４図（ａ）の場合に比べて小さくす
ることもできる。この結果、室温ンζおける電子の散乱
機構である格子散乱をも低減することができる。
格子定数（約５，６５Ａ）に比べて大きいことから、Ｉ
ｎＡｓＩｎＡｓ層とＧａＡｓ層の薄膜層を交互に積層し
、ＧａＡｓ層側のみにｎ型不純物をドーピングしに構造
を形成することにより、ＩｎＡｓ／ＧａＡｓ界面におい
て、結晶格子が弾性的に正方晶変形しているＩｎＡｓ層
側のみに電子の蓄積層を形成することができる。しかも
第２図よりＧａＡｓとＩｎＡｓのエネルギーギャップの
差は約１．ＯｅＶであり、 ＧａＡｓとＡＡＡｓのエネ
ルギーギャップ差よりも大きくなる。このため、室温に
おける２次元電子ガス層内への電子の閉じ込め効果の減
少を、ＧａＡｓ −ＡＩＡｓの組み合わせの場合に比べ
て著しく抑制することができる。さらに、ＩｎＡｓ−Ｇ
ａＡｓ界面において、Ｉ ｎＡｓ層が第４図（ｂ）に示
したように弾性歪みにより正方晶変形していることによ
り、２次元電子ガス層内のＸ方向に進行する電子に対し
て、Ｙ方向の原子振動による格子散乱の度合いが、弾性
歪みの存在しない第４図（ａ）の場合に比べて小さくす
ることもできる。この結果、室温ンζおける電子の散乱
機構である格子散乱をも低減することができる。
本来、ＧａＡｓ結晶とＩ ｎＡｓ結晶内の室温における
向に進行する電子の室温における移動度は大きくなる。
向に進行する電子の室温における移動度は大きくなる。
このように、Ｉ ｎＡｓ層とＧａＡｓ層の薄膜層を交互
に積層し、ＧａＡｓ層側のみにｎ型不純物をドーピング
してチャンネル層を形成した化合物半導体装置は、従来
までは存在しなかった。
に積層し、ＧａＡｓ層側のみにｎ型不純物をドーピング
してチャンネル層を形成した化合物半導体装置は、従来
までは存在しなかった。
（実施例）
以下に図面を参照して本発明について詳細に説明する。
第１図は本発明による化合物半導体装置の実施例を図解
した断面図である。なお、第４図は本発明を電界効果ト
ランジスタ（以下ＦＥＴと略す）として実施した例を示
している。
した断面図である。なお、第４図は本発明を電界効果ト
ランジスタ（以下ＦＥＴと略す）として実施した例を示
している。
第１図に示すＦＥＴは、半絶縁性ＩｎＰ基板１０上にＭ
ＢＥ成長法を用いて形成されｆ、 Ｉ ｎ Ａ ｓ層（
４０Ａ厚）１１とＧａＡｓ層（４ＯＡ厚）１２とを交互
に積層させに構造のチャンネル層を有している。ＧａＡ
ｓ層には、ｎ型不純物としてＳｉがドーピングされてい
る。各層数は、Ｉ ｎＡｓ層、ＧａＡｓ層とも２０層づ
つ形成されており、チャンネル層の厚みは０．１６μｍ
である。キャリア密度は、Ｉ ｎＡｓ層（ノンドープ）
が約８ ｘ １０ ”ａｎ−”、ＧａＡｓ層（Ｓｉ
ドープ）がｌ Ｘ １０ ”ａｎ−” である。
ＢＥ成長法を用いて形成されｆ、 Ｉ ｎ Ａ ｓ層（
４０Ａ厚）１１とＧａＡｓ層（４ＯＡ厚）１２とを交互
に積層させに構造のチャンネル層を有している。ＧａＡ
ｓ層には、ｎ型不純物としてＳｉがドーピングされてい
る。各層数は、Ｉ ｎＡｓ層、ＧａＡｓ層とも２０層づ
つ形成されており、チャンネル層の厚みは０．１６μｍ
である。キャリア密度は、Ｉ ｎＡｓ層（ノンドープ）
が約８ ｘ １０ ”ａｎ−”、ＧａＡｓ層（Ｓｉ
ドープ）がｌ Ｘ １０ ”ａｎ−” である。
ＭＢＥ成長した試料の最表面には、ＡｕＧｅＮｉ合金を
用いて、チャンネル層との間にオーミック接合を形成す
るようにソース電極１３ならび）てドレイン電極１４が
設けられている。オーミック接合を形成する際には、Ａ
ｕＧｅＮｉ合金を蒸着した後、４００ ’Ｃで合金化処
理を行なつに０その際にＡｕとＧｅ原子がチャンネル層
内に拡散し、その拡散した領域１６ｔｔζおいては、Ｉ
ｎＡｓとＧａＡｓの周期構造が破壊され、Ｉ ｎ ａ
ｓＧａ ａｓＡｓ の混晶になってしまっているため
に、容易にオーミック接合を形成することができる。こ
のように、部分的な選択拡散によって、薄膜層による周
期構造が破壊されて混晶化が起こるという現象は、Ｎ、
Ｈｏ１ｏｎｙａｋ他、Ａ、Ｐ、Ｌ、３９ （１９８１
） １０２ などに詳しく述べられている。さらに
、ＭＢＥ成長した試料の最表面に部分的に酸化膜１７を
形成しに後Ａｌｌを蒸着することによって、試料最表面
にゲート電極１５が設けられている。
用いて、チャンネル層との間にオーミック接合を形成す
るようにソース電極１３ならび）てドレイン電極１４が
設けられている。オーミック接合を形成する際には、Ａ
ｕＧｅＮｉ合金を蒸着した後、４００ ’Ｃで合金化処
理を行なつに０その際にＡｕとＧｅ原子がチャンネル層
内に拡散し、その拡散した領域１６ｔｔζおいては、Ｉ
ｎＡｓとＧａＡｓの周期構造が破壊され、Ｉ ｎ ａ
ｓＧａ ａｓＡｓ の混晶になってしまっているため
に、容易にオーミック接合を形成することができる。こ
のように、部分的な選択拡散によって、薄膜層による周
期構造が破壊されて混晶化が起こるという現象は、Ｎ、
Ｈｏ１ｏｎｙａｋ他、Ａ、Ｐ、Ｌ、３９ （１９８１
） １０２ などに詳しく述べられている。さらに
、ＭＢＥ成長した試料の最表面に部分的に酸化膜１７を
形成しに後Ａｌｌを蒸着することによって、試料最表面
にゲート電極１５が設けられている。
以上のようなＦＥＴの構造において、Ｉ ｎＡｓ層は、
第４図（ｂ）のように結晶構造が弾性的に正方晶変形し
ており、またＩｎＡｓとＧａＡｓの界面には従来のＧａ
Ａｓ −Ｇａ ｘＡ＃ １−ＸＡＳ系よりも大きなエネ
ルて閉じ込め効果の大きい２次元電子ガス層（電子の蓄
積層）がＩ ｎＡｓ層側のみに形成されている。
第４図（ｂ）のように結晶構造が弾性的に正方晶変形し
ており、またＩｎＡｓとＧａＡｓの界面には従来のＧａ
Ａｓ −Ｇａ ｘＡ＃ １−ＸＡＳ系よりも大きなエネ
ルて閉じ込め効果の大きい２次元電子ガス層（電子の蓄
積層）がＩ ｎＡｓ層側のみに形成されている。
そして、このようなＦＥＴ構造において、ゲート電極に
加える電圧を制御することにより、ゲート電極下の０．
１６μｍ厚のチャンネル層の空乏化の度合い°を制御す
ることができ、従来のＧａＡｓ −ＧａｘＡｌ鳳−Ｘ
Ａ ｓ 系を用いたＦＥＴに比べて、室温での特性が
良好なＦＥＴが得られた。
加える電圧を制御することにより、ゲート電極下の０．
１６μｍ厚のチャンネル層の空乏化の度合い°を制御す
ることができ、従来のＧａＡｓ −ＧａｘＡｌ鳳−Ｘ
Ａ ｓ 系を用いたＦＥＴに比べて、室温での特性が
良好なＦＥＴが得られた。
（発明の効果）
本発明の化合物半導体装置によれば、Ｉ ｎＡｓとＧａ
Ａｓの薄膜層を交互に積層し、ＧａＡｓ層側のみにｎ型
不純物をドーピングすることにより、弾性的に正方晶変
形しているＩｎＡｓ側のみに電子の蓄積層（２次元電子
ガス層）を形成することができる。ＩｎＡｓとＧａＡｓ
とのエネルギーギャップ差は従来のＧａＡｓとＧａｘＡ
＃ Ｉ −ＸＡ！ｌ とのエネルギーギャップ差に比
べて大きいので、室温においても２次元電子ガス層への
電子の閉じこめ効果が大きく不純物散乱の少ない２次元
電子ガス層を流れる電子の数が増大し、ゆえに電子移動
度が増大する。
Ａｓの薄膜層を交互に積層し、ＧａＡｓ層側のみにｎ型
不純物をドーピングすることにより、弾性的に正方晶変
形しているＩｎＡｓ側のみに電子の蓄積層（２次元電子
ガス層）を形成することができる。ＩｎＡｓとＧａＡｓ
とのエネルギーギャップ差は従来のＧａＡｓとＧａｘＡ
＃ Ｉ −ＸＡ！ｌ とのエネルギーギャップ差に比
べて大きいので、室温においても２次元電子ガス層への
電子の閉じこめ効果が大きく不純物散乱の少ない２次元
電子ガス層を流れる電子の数が増大し、ゆえに電子移動
度が増大する。
また、ｒ ｎＡｓの格子定数はＧａＡｓの格子定数より
著しく大きいために、Ｉ ｎＡｓ層に弾性的な正方晶変
形が生じ、ＩｎＡｓ層内に形成された２次元電子ガス層
を、１ ｎＡｓとＧａＡｓとの界面に平行な方向に電子
が移動する際の格子散乱が減少しこの効果によっても電
子移動度が増大する。したがって、従来の化合物半導体
装置に比較して、高速に動作する半導体装置が実現でき
る。
著しく大きいために、Ｉ ｎＡｓ層に弾性的な正方晶変
形が生じ、ＩｎＡｓ層内に形成された２次元電子ガス層
を、１ ｎＡｓとＧａＡｓとの界面に平行な方向に電子
が移動する際の格子散乱が減少しこの効果によっても電
子移動度が増大する。したがって、従来の化合物半導体
装置に比較して、高速に動作する半導体装置が実現でき
る。
表面面の簡単な説明
第１図は、本発明による化合物半導体装置を実施したＦ
ＥＴの概略断面図、第２図は、従来の高電子移動度ＦＥ
Ｔの概略断面図、第３図は、従来の化合物半導体のエネ
ルギーギャップと格子定数との関係を説明するなめの図
、第４図（ａ）は、弾性歪みのない従来の結晶構造（立
方晶結晶）の概略図、第４図（ｂ）は弾性歪みによって
正方晶変形しに結晶構造の概略図である。
ＥＴの概略断面図、第２図は、従来の高電子移動度ＦＥ
Ｔの概略断面図、第３図は、従来の化合物半導体のエネ
ルギーギャップと格子定数との関係を説明するなめの図
、第４図（ａ）は、弾性歪みのない従来の結晶構造（立
方晶結晶）の概略図、第４図（ｂ）は弾性歪みによって
正方晶変形しに結晶構造の概略図である。
１・・・半絶縁性ＧａＡｓ基板
２・・・ＧａＡｓバッファ一層
３・・・ＧａＡｓチャンネル層
４・・・電子供給層
５・・・高濃度にＰ型不純物を含有し、大きな電子親和
力を有する半導体よりなる層 ６・・・ゲート電極 ７・・・合金化領域 ８・・・ソース電極、ドレイン電極 ９・・・二次元電子ガス １０・・・半絶縁性ＩｎＰ基板 １１・・・エピタキシャルＩｎＡｓ 層１２・・・Ｓｉ
ドープのエピタキシャルＧａＡｓ層１３．１４・・
・ソース電極、ドレイン電極１５・・・ゲート電極 １６・・・ＡｕＧｅＮ ｉ電極を合金化処理した際に周
期構造がこわれ混晶化した領域 １７・・・酸化膜
力を有する半導体よりなる層 ６・・・ゲート電極 ７・・・合金化領域 ８・・・ソース電極、ドレイン電極 ９・・・二次元電子ガス １０・・・半絶縁性ＩｎＰ基板 １１・・・エピタキシャルＩｎＡｓ 層１２・・・Ｓｉ
ドープのエピタキシャルＧａＡｓ層１３．１４・・
・ソース電極、ドレイン電極１５・・・ゲート電極 １６・・・ＡｕＧｅＮ ｉ電極を合金化処理した際に周
期構造がこわれ混晶化した領域 １７・・・酸化膜
Claims (1)
- （１）チャンネル層が、ＩｎＡｓ層とＧａＡｓ層の薄膜
層を交互に積層し、ＧａＡｓ層側のみにｎ型不純物をド
ーピングし、ＩｎＡｓ層側のみに電子の蓄積層を形成す
るようにしたことを特徴とする化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13913585A JPS621277A (ja) | 1985-06-27 | 1985-06-27 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13913585A JPS621277A (ja) | 1985-06-27 | 1985-06-27 | 化合物半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621277A true JPS621277A (ja) | 1987-01-07 |
Family
ID=15238349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13913585A Pending JPS621277A (ja) | 1985-06-27 | 1985-06-27 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621277A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160982A (en) * | 1991-07-01 | 1992-11-03 | Motorola, Inc. | Phonon suppression in quantum wells |
| US8927565B2 (en) | 2003-08-28 | 2015-01-06 | Australian Biomedical Company Pty. Ltd. | Compositions for veterinary and medical applications |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976478A (ja) * | 1982-10-26 | 1984-05-01 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ及びその製法 |
| JPS607121A (ja) * | 1983-06-24 | 1985-01-14 | Nec Corp | 超格子の構造 |
-
1985
- 1985-06-27 JP JP13913585A patent/JPS621277A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976478A (ja) * | 1982-10-26 | 1984-05-01 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ及びその製法 |
| JPS607121A (ja) * | 1983-06-24 | 1985-01-14 | Nec Corp | 超格子の構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5160982A (en) * | 1991-07-01 | 1992-11-03 | Motorola, Inc. | Phonon suppression in quantum wells |
| US8927565B2 (en) | 2003-08-28 | 2015-01-06 | Australian Biomedical Company Pty. Ltd. | Compositions for veterinary and medical applications |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0005059B1 (en) | A semiconductor device having a layered structure and a method of making it | |
| US5770868A (en) | GaAs substrate with compositionally graded AlGaAsSb buffer for fabrication of high-indium fets | |
| EP0381396A1 (en) | Compound semiconductor devices | |
| Studtmann et al. | Pseudomorphic ZnSe/n‐GaAs doped‐channel field‐effect transistors by interrupted molecular beam epitaxy | |
| JPH07120790B2 (ja) | 半導体装置 | |
| US9640389B2 (en) | High-mobility semiconductor heterostructures | |
| EP0249371A2 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| EP0080714A2 (en) | Hetero-junction semiconductor device | |
| JPS62256478A (ja) | 化合物半導体装置 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JPS621277A (ja) | 化合物半導体装置 | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US5841156A (en) | Semiconductor device including T1 GaAs layer | |
| JP2571583B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体電界効果トランジスタ | |
| JPH02130933A (ja) | 電界効果トランジスタ | |
| EP0196517B1 (en) | Compound semiconductor device | |
| JPS61278168A (ja) | 化合物半導体装置 | |
| JPH04343438A (ja) | 電界効果トランジスタ | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| JPH035059B2 (ja) | ||
| JPH0354853B2 (ja) | ||
| JPS6390861A (ja) | 半導体装置 | |
| JPH0458439B2 (ja) | ||
| JPH0328063B2 (ja) | ||
| WO2015192888A1 (en) | High-mobility semiconductor heterostructures |