JPS62126776A - カメラ用agc回路 - Google Patents

カメラ用agc回路

Info

Publication number
JPS62126776A
JPS62126776A JP60266370A JP26637085A JPS62126776A JP S62126776 A JPS62126776 A JP S62126776A JP 60266370 A JP60266370 A JP 60266370A JP 26637085 A JP26637085 A JP 26637085A JP S62126776 A JPS62126776 A JP S62126776A
Authority
JP
Japan
Prior art keywords
output
picture
memory
frame memory
multiplier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60266370A
Other languages
English (en)
Inventor
Masatoshi Sase
佐瀬 昌利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60266370A priority Critical patent/JPS62126776A/ja
Publication of JPS62126776A publication Critical patent/JPS62126776A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばビデオカメラ等に用いて好適なカメ
ラ用AC,C回路に関する。
〔発明の概要〕
この発明は、カメラ用AGC回路において、カメラ出力
を記憶する第1のフレームメモリと、カメラ出力に対応
する画面の各画素の最適利得の計算結果を記憶する第2
のフレームメモリとを設け、両メモリの出力を同期して
掛算器に供給してその出力側に利得制御された出力を得
ることにより、画面の場所によってその場所に最適の利
得を与え、カメラのダイナミックレンジの小ささを補う
ようにしたものである。
〔従来の技術〕
従来アナログ方式のカメラ用AGC回路として第2図に
示すようなものがある。同図において、カメラ(1)か
らの出力信号はAGC増幅器(2)に供給され、その出
力が検波回路(3)で検波される。検波回路(3)は端
子(4)から供給される制御信号によりその時定数を制
御され、画面の特徴に応じてピーク検波または平均値検
波に切り換えられる。
検波回路(3)の出力は誤差増幅器(5)の一方の入力
側に供給され、誤差増幅3 +51の他方の入力側に供
給される基準電源(6)からの基準電圧と比較され、そ
の比較誤差信号が制御信号として増幅器(2)の出力側
に一定の利得をもった出力が得られる。
このように利得一定とされた増幅器(2)の出力は信号
処理回路(7)に供給され、こ\で輝度信号Y。
色差信号R−Y、B−Yが形成され、これ等の信号がエ
ンコーダ(8)に供給されてエンコードされ、出力端子
(9)に例えばNTSC方式の標準テレビジョン信号が
得られる。
〔発明が解決しようとする問題点〕
ところで、ビデオカメラ、ビデオ信号の取り得るダイナ
ミックレンジは、一般には被写体のダイナミックレンジ
よりはるかに小さい。そのため、コントラストの大きな
被写体の場合はどうしても一部被写体の情報が欠落して
しまう不都合がある。
例えば逆光で人物を写すとき、人物が丁度良く写るよう
にすると周囲が白つぶれになり、また周囲に合わせると
人物が黒つぶれになってしまう。
一方、第2図の如きアナログ方式のAGC回路では、画
面の左右、上下を時間的に同一に扱うことは困難で、ま
た画面の情報から利得制御信号を生成するのは困難であ
る。従って、上述の如き被写体の情報が一部欠落する現
象を小さくするためには第2図の如きアナログ方式のA
GC回路では不可能に近い。
この発明は斯る点に鑑みてなされたもので、ビデオカメ
ラのダイナミックレンジの小ささを補ってコントラスト
の大きな被写体の夫々の明るさの部分が黒つぶれや白つ
ぶれのない状態で写せるように画面の場所によって夫々
通する異なった利得でAGCをかけることができるカメ
ラ用AGC回路を提供するものである。
〔問題点を解決するための手段〕
この発明によるカメラ用AGC回路は、カメラ出力を記
憶する第1のフレームメモリ (13)と、このフレー
ムメモリの出力より上記カメラ出力に対応する画面の各
画素の最適利得を計算する演算部(14)と、この演算
部の出力を記憶する第2のフレームメモリ (15)と
、上記第1及び第2のフレームメモリの出力が同期して
供給される掛算器(17)とを備え、この掛算器の出力
側に利得制御された出力を得るように構成している。
〔作用〕
画面情報としてのカメラ出力を第1のフレームメモリ 
(13)に記憶し、このフレームメモリ (13)に記
憶された画面情報を所定期間中に呼び出して画面の各部
に必要な最適利得を演算部(14)で垂直ブランキング
中に計算し、第2のフレームメモリ (15)の画面の
各部(場所)に対応するアドレスに書き込む、そして、
第1のフレームメモリの画面情報と、この画面情報の場
所に対応する第2のフレームメモリからの利得情報を同
期して掛算器(17)に供給して掛算する。これにより
掛算器(17)の出力側に画面の各場所に対応して最適
に利得制御された出力を得ることができる。
〔実施例〕
以下、この発明の一実施例を第1図に基づいて詳しく説
明する。
第1図は本発明の回路構成を示すもので、同図において
、(11は撮@素子等からのアナログ信号が供給される
入力端子であって、この入力端子(11からのアナログ
信号はA/b変換回路(11)でディジタル信号に変換
され画面情報として入出力コントローラ(12)を介し
てフレームメモリ (13)に供給されて記憶される。
フレームメモリ (13)に記憶された画面情報は所定
時間後に読み出されて演算部(14)に供給され、こ\
で垂直ブランキング中に画面の各部に必要な最適の利得
を計算し、その結果をフレームメモリ (15)の画面
の場所に対応するアドレスへ書き込む。
フレームメモリ (15)より読み出された画面の各部
に必要な最適の利得情報は出力コントローラ(16)を
介して掛算器(17)に供給され、これと同期して入出
力コントローラ(12)を介してフレームメモリ (1
3)より読み出された画面情報と掛算され、この結果掛
算器(17)の出力側には画面の各部に対応して最適に
利得制御された出力が得られる。
掛算器(17)の出力はディジタル信号処理回路(18
)に供給され、こ\で輝度信号と2種類の色差信号(R
−Y、B−Y)が形成されてディジタルエンコーダ(1
9)に供給され、こ\で標準のテレビジョン信号(ディ
ジタル)が形成され、D/A変換回路(20)でアナロ
グ信号に変換されて出力端子(12)に導出される。
いまフレームメモリ (13) 、  (15)等の時
間的な動作を見ると、フレームの終りの時刻にはフレー
ムメモリ (13)にはそのフレームの画面の情報が入
っているので、垂直ブランキング中に演算部(14)で
画面の各部に必要な最適の利得を計算し、フレーJ・メ
モリ (15)の画面の場所に対応するアドレスへ書き
込む。次のフレームが始まったら、フレームメモリ (
13)から前のフレームの画面情報、フレームメモリ 
(15)からその場所に対応する利得情報を掛算器(1
7)に供給する。この動作によりフレームメモリ (1
3)の内容は次々と出力されるので、そこにA/D変換
回路(11)を介して入力されてくる新しい画面の情報
を書き込む。
上述の掛算器(17)へ画面情報と利得情報を送る動作
及び新しい画面の情報の書き込みの動作が1フレーム終
ると上述の如く最初に行った利得を計算し、アドレスへ
書き込む動作に戻る。この結果掛算器(17)の出力側
には、画面の場所に応じて利得制御されたlフレーム前
の信号が得られる。
このようにして本実施例ではアナログ方式のAGC回路
では略々不可能であった画面の場所に応じて異なる利得
でAGCをかけビデオカメラのダイナミックレンジの小
ささを補うことが可能である。
〔発明の効果〕
上述の如(この発明によれば、第1のフレームメモリに
記憶された画面情報より演算部で画面の各画素に対する
最適利得を計算して第2のメモリに記憶し、第1のフレ
ームメモリからの画面情報と第2のメモリからの画面の
各画素の最適利得情報を同期して掛算器に供給してその
出力側に画面の各場所に対応して最適に利得制御された
出力を得るようにしたので、コントラストの大きな被写
体でも画面の各部で最適な利得(場所によって異なる)
でAGCをかけることができ、ビデオカメラのダイナミ
ックレンジの小ささをかなり補うことが可能となる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は従来回路の一例を示すブロック図である。 (11)はA/D変換回路、(12)は入出力コントロ
ーラ、(13)はフレームメモリ、 (14)は演算部
、(15)はフレームメモリ、(16)は出力コントロ
ーラ、(17)は掛算器である。 手続補正書 昭和61年 1月 9日 特許庁長官  宇 賀 道 部  殿 1、事件の表示               適昭和
60年 特 許 願 第266370号2、発明の名称 カメラ用AGC回路 3、ン+n iEをする者 ’1件との関係   特許出願人 住 所 東京部品用区北品用6丁1:17番35号名称
(218)ソニー株式会社 代表取締役 人 ロ゛ !!+−!  雄4、代理人

Claims (1)

  1. 【特許請求の範囲】 カメラ出力を記憶する第1のフレームメモリと、該フレ
    ームメモリの出力より上記カメラ出力に対応する画面の
    各画素の最適利得を計算する演算部と、 該演算部の出力を記憶する第2のフレームメモリと、 上記第1及び第2のフレームメモリの出力が同期して供
    給される掛算器とを備え、 該掛算器の出力側に利得制御された出力を得るようにし
    たことを特徴とするカメラ用AGC回路。
JP60266370A 1985-11-27 1985-11-27 カメラ用agc回路 Pending JPS62126776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60266370A JPS62126776A (ja) 1985-11-27 1985-11-27 カメラ用agc回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60266370A JPS62126776A (ja) 1985-11-27 1985-11-27 カメラ用agc回路

Publications (1)

Publication Number Publication Date
JPS62126776A true JPS62126776A (ja) 1987-06-09

Family

ID=17429999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60266370A Pending JPS62126776A (ja) 1985-11-27 1985-11-27 カメラ用agc回路

Country Status (1)

Country Link
JP (1) JPS62126776A (ja)

Similar Documents

Publication Publication Date Title
WO1999026410A3 (en) Charge-coupled device video camera with raw data format output and software implemented camera signal processing
CA2036100C (en) Gradation correcting apparatus
JP4154025B2 (ja) 撮像装置
JP2973477B2 (ja) 補正回路付プロジェクタ
JP2000261793A (ja) 撮像装置
JP2921973B2 (ja) 特定物体の画像抽出方法及び画像抽出装置
JPS62126776A (ja) カメラ用agc回路
JPH075733Y2 (ja) カラ−テレビジヨンカメラの白バランス回路
JPS60144092A (ja) ビデオカメラの色合せ装置
JP2000069418A (ja) 画素数変換装置およびディジタルカメラ装置
JP2007124275A (ja) 映像出力装置
US4979024A (en) Vertical contour enhancement suppression circuit
JP3336085B2 (ja) 撮像記録再生装置
JP2703962B2 (ja) 撮像装置
JPH01241276A (ja) ビデオカメラ
JP3854660B2 (ja) 画像処理装置
JP3743866B2 (ja) 電子撮像装置
JP3169397B2 (ja) ディジタル電子スチル・カメラおよびその動作方法
JPS62125782A (ja) カメラ用agc回路
JP3195255B2 (ja) 特定物体の画像抽出装置
JP2000041159A (ja) 映像信号処理装置及び映像信号処理方法
JPH1188734A (ja) ビデオカメラ装置
JP3295951B2 (ja) 電子カメラ
KR100308302B1 (ko) 디지털 광학기기의 온 스크린 디스플레이(osd) 표시 장치
JP2000196949A (ja) カメラ装置