JPS62125708A - スイツチ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数スイッチ入力の禁止と、その先押し優先
回路に、関するものである。

従来の技術 従来の一般的なスイッチ回路では、第３図（ａ）〜（Ｃ
）に示すように、たとえば操作されたスイッチに対応す
るスイッチ信号Ａ１〜へ８を、同図（ｄ）に示すストロ
ーブ信号ｓｂによシ、所定の記憶回路に書込み、その出
力を、第３図（ｅ）〜（ｇ）に示す記憶回路出力Ｂ１〜
Ｂ３として取り出す。ある種の優先処理回路においては
、前記のような記憶回路出力Ｂ１〜Ｂ３を１個だけに制
限する必要がある。第４図は、このような優先処理機能
を有するスイッチ回路を示すもので、スイッチ（１）〜
（４）としては、メイク側（ノーマリオープン）接点及
びブレイク側（ノーマリクローズド）接点を有する構造
が用いられ、スイッチ（１）から（４）にかけて先のス
イッチのブレイク側が次のスイッチのメイク側に順次接
続された上で、接地電位に導ひかれるようになっている
。したがって、たとえ全部のスイッチを押したとしても
、スイッチ（１）のブレイク側接点がオープンになシ、
スイッチ（１）以外の信号は、記憶回路（５）に伝達さ
れない。又このときスイッチ（１）の信号は、ＯＲ回路
（６）を介して、Ａ、ＮＤ回路（７）に伝達される。こ
こでストローブ信号（８）とのＡＮＤ条件が成立すると
、記憶回路（５）へ書込み指示が行なわれる。

上記、一連の動作において、多入力禁止、及びスイッチ
（１）〜（４）の配線順位によシ決定される優先処理を
行っている。

発明が解決しようとする問題点 このような従来回路では、メイク、ブレイク接点構造を
持つスイッチを用いなければ多入力禁止及び優先機能付
スイッチ回路を構成できない。しかしながら、近年小型
化が進行するプリント基板用としてこの種接点構造を有
するスイッチを得ることが難しくなり、同時に基板上で
回路構成することが困難になっている。また、現状の優
先回路では、先押し優先とすることができず、ある種の
目的において利用できない。

本発明はかかる点に鑑みてなされたもので、メイク接点
のみのスイッチを用い、簡易な構成で、スイッチ入力数
に柔軟に対応でき、先押し優先可能で多入力禁止のでき
るスイッチ回路を提供することを目的としている。

問題点を解決するための手段 本発明は上記の問題点を解決するため、複数の開閉スイ
ッチと、記憶回路と、前記複数の開閉スイッチのスイッ
チ情報を各別に前記記憶回路に伝達する回路手段と、前
記複数の開閉スイッチにそれぞれ接続された抵抗と、前
記開閉スイッチの各々が操作されたことにより対応する
前記抵抗に流れる電流の和を検出しその検出値を所定の
基準レベルと比較することによシ操作されたスイッチが
少くとも２個の所定数以上あることを判定した時に多入
力判定信号を発生するようにした比較回路、及び前記比
較回路の多入力判定信号を受けて前記記憶回路へのスイ
ッチ情報の書込みを禁止するための書込み制御回路を備
えたことを特徴とする先押し優先型スイッチ回路を構成
し、複数スイッチの操作時における多入力禁止、及び先
押し優先処理を同時に行うようにしたものである。

作　　　用 本発明は上記の構成により、複数のスイッチが押された
場合、それぞれのスイッチに接続された抵抗を介して電
流が流れ、それら電流の総和は、他の回路定数（直列抵
抗等）との関連において入力スイッチ数に応じて増加す
る値となり、これを比較器にて所定の基準値と比較する
と、入力数１個以下と２個以上を明確に区分することが
できる。そしてこの区分信号により記憶回路の書込み制
御を行ない、先押し優先（同時２個以上入力禁止）とす
ることができ、あわせて多入力禁止機能も実現できると
いう効果を有する。

実施例 第１図は本発明の一実施例を示すものである。

第１図において、（９）は定電圧電源、（１０）〜（１
３）はメイク接点のみを持つスイッチ、０→は前記スイ
ッチの各メイク接点からの個別書き込みラインに接続さ
れた記憶回路、（１５）〜（１８）はそれぞれダイオー
ドを介して各メイク接点に接続された電流制限抵抗、（
ロ））は抵抗（１５）〜θ８）の一括接続された他端と
接地電位との間に挿入された検出電圧を発生させる為の
抵抗、（社）は基準電圧、ｅｌ）は電圧比較器、Ｑ功は
書き込みラインに接続された入力を有するＯＲ回路、に
）は前記ＯＲ回路及び比較器の出力に接続されたＡＮＤ
回路、ｅ４はストローブ信号である。

第２図は、上記実施例における入カヌイツチ数−検出電
圧特性を示すグラフであり、前記基準電圧は入力スイッ
チ数ＩＩＩと１２１　　との間の点（ａ）に設定される
。そこで、例えば全スイッチαＯ）〜０３）が操作され
てＯＮになると、定電圧電源（９）から電流ｉｏ〜１３
が、それぞれの抵抗（Ｉ５）〜（至））に流れる。この
とき抵抗（１９）には、ｊｃｏｍｐ　＝　ｉｏ＋１１　
＋１２−１−１３　　の電流が流れ、これを表わす検出
電圧（抵抗Ｇ？１）の両端電圧）は第２図（′ｂ）点と
なる。電圧比較器（２１）では、この電圧を基準電圧■
０）と比較し出力電圧をＬＯＷレベルに保つ。ＡＮＤ回
路ｈ３）では、ＯＲ回路ψ鋳からの信号と、電圧比較器
（２０からの信号とストローブ信号がすべてＩ高ｌレベ
ルというＡＮＤ条件が成立したときのみ記憶回路０→へ
書込み制御信号を送出する。

このように上記実施例によれば、基準電圧（２０）を第
４図（ａ）に設定することにより、電圧比較器００がス
イッチ入力数２個以上の場合、記憶回路への書込み制御
を禁止し先押し優先することができ、あわせて多入力禁
止機能も実現できるという利点を有する。また、上記実
施例によれば、スイッチ入力数の増加に際しては、抵抗
とＯＲゲートの追加で容易に対応できるため、入力数に
無関係に利用できるという効果をも有する。

発明の効果 以上述べてきたように、本発明によればメイク構造のス
イッチであっても極めて簡単な回路構成で多入力禁止機
能、及び先押し優先機能が実現できる。

これらのことは、機器の小型化等、実用的に極めて有用
である。

【図面の簡単な説明】

第１図は本発明におけるスイッチ回路を示すブロック図
、第２図はスイッチ入力数−検出電圧特性を示すグラフ
、第３図は従来の回路例を示すブロック図、第４図は動
作を表わすタイミングチャートである。 （１）〜（４）・・・・・・・・・・・・・・・スイッ
チ（５）・・・・・・・・・・・・・・・記憶回路（６
）・・・・・・・・・・・・・・・ＯＲ回路（７）・・
・・・・・・・・・・・・・ＡＮＤ回路（８）・・・・
・・・・・・・・・・・ストローブ信号（９）・・・・
・・・・・・・・・・・定電圧電源α０）〜（１３）・
・・・・・・・・・・・・・・スイッチ（］（１）・・
・・・・・・・・・・・・・記憶回路（１５）〜◇８）
・・・・・・・・・・・・・・・電流制限抵抗（１９）
・・・・・・・・・・・・・・・検出電圧用の抵抗（イ
）・・・・・・・・・・・・・・・基準電圧Ｑ０・・・
・・・・・・・・・・・・電圧比較器（２→・・・・・
・・・・・・・・・・ＯＲ回路に）・・・・・・・・・
・・・・・・Ａ　Ｎ　Ｄ回路（１２４・・・・・・・・
・・・・・・・ストローブ信号。 特許出願人　　松下電器産業株式会社 代　　理　　人　　　新　　実　　健　　部（外１名） 第１図 第４図 第３図 Ｃ（１）スイッ４−４茗号Ａ。 （ｂ）スイ・ソ４−１篤号Ａ２

Claims (1)

【特許請求の範囲】
1. 複数の開閉スイッチと、記憶回路と、前記複数の開閉ス
   イッチのスイッチ情報を各別に前記記憶回路に伝達する
   回路手段と、前記複数の開閉スイッチにそれぞれ接続さ
   れた抵抗と、前記開閉スイッチの各々が操作されたこと
   により対応する前記抵抗に流れる電流の和を検出しその
   検出値を所定の基準レベルと比較することにより操作さ
   れたスイッチが少くとも２個の所定数以上あることを判
   定した時に多入力判定信号を発生するようにした比較回
   路、及び前記比較回路の多入力判定信号を受けて前記記
   憶回路へのスイッチ情報の書込みを禁止するための書込
   み制御回路を備えたことを特徴とする先押し優先型スイ
   ッチ回路。