JPS621203U - - Google Patents
Info
- Publication number
- JPS621203U JPS621203U JP9146885U JP9146885U JPS621203U JP S621203 U JPS621203 U JP S621203U JP 9146885 U JP9146885 U JP 9146885U JP 9146885 U JP9146885 U JP 9146885U JP S621203 U JPS621203 U JP S621203U
- Authority
- JP
- Japan
- Prior art keywords
- input signals
- counting
- circuit
- memory
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 2
- 230000006870 function Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Programmable Controllers (AREA)
Description
第１図は、本考案の一実施例のデイジタル式シ
ーケンス制御装置の系統図、第２図は、デイジタ
ル式シーケンス制御装置の演算処理流れ図、第３
図は、計数及び比較回路の演算処理流れ図、第４
図は、第１図の回路をもとに第２図、第３図の流
れ図順に従つてタイムチヤート化した図、第５図
はＡＮＤ，ＯＲ回路で計数回路を構成した系統図
である。 １…デイジタル式シーケンス制御装置、２…Ｏ
Ｎ，ＯＦＦの入力信号、３…スキヤニング回路、
４…計数及び比較回路、５…シーケンス制御ロジ
ツク回路。
ーケンス制御装置の系統図、第２図は、デイジタ
ル式シーケンス制御装置の演算処理流れ図、第３
図は、計数及び比較回路の演算処理流れ図、第４
図は、第１図の回路をもとに第２図、第３図の流
れ図順に従つてタイムチヤート化した図、第５図
はＡＮＤ，ＯＲ回路で計数回路を構成した系統図
である。 １…デイジタル式シーケンス制御装置、２…Ｏ
Ｎ，ＯＦＦの入力信号、３…スキヤニング回路、
４…計数及び比較回路、５…シーケンス制御ロジ
ツク回路。
Claims (1)
- 【実用新案登録請求の範囲】 四則演算機能を持たないデジタル式シーケンス
制御装置において、 多点のオン・オフ入力信号を一個のメモリに置
き換える処理をするスキヤニング回路と、前記メ
モリの信号状態をもとにアンドゲートとフリツプ
フロツプのセツト・リセツトの演算処理遅れを利
用して前記入力信号の個数の計数及び計数の大小
比較を行う計数及び比較回路を設けたことを特徴
とする入力信号個数の計数及び比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146885U JPS621203U (ja) | 1985-06-19 | 1985-06-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146885U JPS621203U (ja) | 1985-06-19 | 1985-06-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS621203U true JPS621203U (ja) | 1987-01-07 |
Family
ID=30647383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9146885U Pending JPS621203U (ja) | 1985-06-19 | 1985-06-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621203U (ja) |
-
1985
- 1985-06-19 JP JP9146885U patent/JPS621203U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS621203U (ja) | ||
| JPH0354050U (ja) | ||
| JPS63163541U (ja) | ||
| JPS5877943U (ja) | 多数点サンプリング回路 | |
| JPS5846193U (ja) | 論理入力回路 | |
| JPS59194251U (ja) | メ−タリレ− | |
| JPS59189336U (ja) | 入力回路 | |
| JPS5893037U (ja) | スイツチ回路 | |
| JPS5881655U (ja) | 比較回路 | |
| JPS61112458U (ja) | ||
| JPS6066176U (ja) | クランプレベル制御回路 | |
| JPS5996610U (ja) | バス異常検出回路 | |
| JPS58174734U (ja) | バス使用権制御回路 | |
| JPS63111723U (ja) | ||
| JPS5897800U (ja) | メモリ装置 | |
| JPS643329U (ja) | ||
| JPS6170210U (ja) | ||
| JPS6370732U (ja) | ||
| JPS58149822U (ja) | フリツプ・フロツプ回路 | |
| JPS6392910U (ja) | ||
| JPH036325U (ja) | ||
| JPS62154555U (ja) | ||
| JPS60116549U (ja) | 主・従計算機同期装置 | |
| JPS58114631U (ja) | チヤタリング除去回路 | |
| JPS6181221U (ja) |