JPS62119925A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPS62119925A
JPS62119925A JP25849185A JP25849185A JPS62119925A JP S62119925 A JPS62119925 A JP S62119925A JP 25849185 A JP25849185 A JP 25849185A JP 25849185 A JP25849185 A JP 25849185A JP S62119925 A JPS62119925 A JP S62119925A
Authority
JP
Japan
Prior art keywords
cover
chamber
semiconductor substrate
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25849185A
Other languages
English (en)
Inventor
Kenichi Hatasako
畑迫 健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25849185A priority Critical patent/JPS62119925A/ja
Publication of JPS62119925A publication Critical patent/JPS62119925A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばエツチング装置、Cv装置などの半
導体製造のため真空を使用した装置に関するものである
〔従来の技術〕
第5図は従来の半導体製造のための例えばエツチング装
置の構成を示す模式図である。(1)はエツチングを行
うための石英あるいはステンレス鋼などで形成されたチ
ャンバ、(2)はエツチングガスをチャンバ(1)内に
供給するガス供給口、(3)はチャンバ(1)内を真空
排気するための排気口、(4)は高周波電圧を印加する
ための上部電極、(5)は同じく下部電極、(6)はこ
れらの電極(4)、(5)に電圧を印加する電源、(力
はこの電源(6)と上、下部電極を結ぶ導線、(8)は
半導体装置が組み込まれるシリコンなどの半導体基板で
ある。
・上記のような構成の従来のエツチング装置において、
半導体基板(8)がチャンバ(1)内に搬入されて下部
電極(5)上に定置された後、囚示のない真空ポンプに
よって排気口(3)よりチャンバ(1)内の排気を開始
して10−6〜10−”Torr程度の真空度に達する
と、ガス供給口(2)よりCFa + Ot * C1
2、BO2などの反応ガスがチャンバ(1)内に導入さ
れ数10m〜数Torrの真空度に制御された後電源(
6)によって上、下部電極+4)、(51間に高周波電
圧が印加されると、チャンバ(1)内にプラズマが発生
してエツチングが開始され、所定の時間が経過後に上記
高周波電圧の印加ならびにガスの供給が停止される。次
いで、排気口(3)からチャンバ(1)内のガスの排気
が行なわれ、この排気が終了すると窒素ガス(N、)や
乾燥空気をチャンバ(1)内に供給してチャンツク(1
)内を大気圧状態に戻す。以上の操作によってエツチン
グが終了し、半導体基板(8)をチャンバ(1)内より
外部へ搬出する。
〔発明が解決しようとする問題点〕
上記のような従来のエツチング装置では、繰返し行なわ
れる操作中にチャンバ(1)内壁に付着したポリマやエ
ツチング生成物およげガス供給口(2)に蓄積された異
物などが、チャンバ(1)内のガスを排出するときや大
気圧状態に戻すときに、半導体基板(8)に付着して高
精度なエツチングパターンを形成することが困難である
とともに、このために均質な製品が得られないなどの問
題があった。
この発明は上記のような問題点を解消するためになされ
たもので、チャンバ内における半導体基板に対して付着
する異物などを減少させることにより、精度の高いパタ
ーンで、しかも均質なエツチング加工を行うことができ
る装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るエツチング装置は、チャンバ内において
半導体基板のエツチング工程を行う工程の前後は、フィ
ルタを設けたカバーによって半導体基板を覆い、エツチ
ング処理時のみ上記カバーを移動して除去するようにし
たものである。
〔作 用〕
この発明における半導体基板を覆うカバーに設けたフィ
ルタは、チャンバ内壁およびガス供給口に付着した異物
の浮遊体がカバー内へ侵入することを阻止するので、半
導体基板のエツチング面に上記浮遊体が付着することは
殆んどない。
〔発明の実施例〕
第1図はこの発明の一実施によるエツチング装置の構成
を示す模式図であり、(1)〜(8)は従来技術を示し
た第5図における同符号と同一または相当部分である。
Q(Iは半導体基板(8)を覆うカバーであり、第2図
に詳細に示すようにカバーαQを形成する面の一部ある
いは全部が微細なメツシュのフーイルタQl)によって
成り、チャンバ(1)内壁および排気口(3)に付着し
ている異物の浮遊体が半導体基板(8)面へ外部から侵
入しないようKしである。
上記のような構成のこの発明によるエツチング装置にお
いて、チャンバ(1)内に半導体基板(8)か搬入され
て下部電極(5)上に定置してから、カバー00によっ
て半導体基板(8)を覆う。次いで、図示のない真空ポ
ンプを駆動して排気口よりチャンバ(1)内の空気の排
出を開始し、チャンバ(1)内が所定の真空度(10−
’〜10″″1Torr)に達すると排出操作を停止す
る。この排出操作中に、チャンバ(1)内壁およびガス
供給口(2)K付着している異物が遊離してチャンバ(
1)内を浮遊するが、カバー00)に設けられたフィル
タαυによって、浮遊中の異物はカバー Q(1)内へ
の侵入を阻止され、排気孔(3)を経て外部へ排出され
る。
次に、図示のないカバー移動手段を操作して、第6図の
(lzで示す半導体基板(8)を器っだカバー位tll
lAよりa3で示すカバー位fl!IBへ移動し、ガス
供給口(2)より反応ガスをチャンバ(1)内に導き)
所定の真空度(数10m〜数Torr) K制御し、高
周波電源(6)より上、下部電極に電圧を印加して半導
体基板(8)のエツチングを行う。
このエツチング工程が終了すると、上記カバー操作手段
を再び操作して第3図におけるカバー位置B C13よ
りカバー位WARへ移動し、カバーαQによって半導体
基板(8)を覆い、チャンバ(1)内に窒素ガス(穐)
および乾燥空気を送給してチャンバ(1)内を大気圧状
aKする。この場合も半導体基板(8)のカバー〇〇で
覆われているので、窒素ガス(N、)および乾燥空気が
チャンバ(1)内に吹き込まれることKよって、チャン
バ(1)内壁などに付着していた異物の浮遊体が半導体
基板(8)面へ侵入することがなく、清浄なエツチング
面か形成された半導体基板(8)が得られる。
なお、上記実施例ではチャンバ(1)内の空気を外部へ
排出するための排気口(3)が、カバー〇〇)の外側に
のみ設けられている例について説明したが、第4図に示
すように上記の排気口(3)の他に、カバー〇〇の内側
へ貫通する排気口(9)を設けても良く、またエツチン
グ処理を行うチャンバ(1)内で半導体基板(8)を覆
うカバー〇〇を移動する例について述べたが、エツチン
グ処理中にはカバー〇〇を別のチャンバへ移動して収納
するようにしても良い。
さらに、上記実施例では枚葉式のエツチング装置につい
て説明したが、複数の半導体基板を同時に処理するバッ
チ処理のエツチング装置でも良く、また、エツチング装
置に限定せず、CvD装置、減圧気相成長装置、スパッ
タ装置lJc適用しても上記実施例と同様の効果を奏す
る。
〔発明の効果〕
この発明は以上説明したとおり、エツチング処理を行う
前後の工程において、チャンバ内壁などに付着していた
異物の浮遊体を避けるために半導体基板をカバーで覆い
、エツチング処理を行うときのみこのカバーを移動して
除去するように構成したので、半導体基板への異物の付
着の恐れが殆んどなくなるために高精度のエツチングパ
ターン形成が可能になるとともに、繰返し加工を行って
得られる多数の製品の均質化を高めることができる効果
がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるエツチング装置の構
成を示す模式図、第2図は第1図におけるカバーの詳細
図、第6図はこの発明におけるカバーの移動動作を説明
する図、第4図はこの発明の他の実施例のエツチング装
置を示す模式図、第5図は従来のエツチング装置の構成
の一例を示す模式図である。 図において、(1)はチャンバ、(8)は半導体基板、
α(Iはカバー、αBはフィルタ。 なお、図中同一符号は同一または相当部分を示す。 代理人 弁理士 佐 藤 正 年 第1図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板をチャンバ内に収納し、このチャンバ内の圧
    力を大気圧状態より真空状態まで圧力変化をさせ、上記
    チャンバ内において上記半導体基板に対してエッチング
    処理などを施す装置において、上記半導体基板を覆い上
    記チャンバ内の微細な浮遊体の侵入を防ぐフィルタを設
    けたカバーを備え、このカバーの移動手段によつて上記
    半導体基板に対して上記カバーを着脱するように成され
    たことを特徴とする半導体製造装置。
JP25849185A 1985-11-20 1985-11-20 半導体製造装置 Pending JPS62119925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25849185A JPS62119925A (ja) 1985-11-20 1985-11-20 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25849185A JPS62119925A (ja) 1985-11-20 1985-11-20 半導体製造装置

Publications (1)

Publication Number Publication Date
JPS62119925A true JPS62119925A (ja) 1987-06-01

Family

ID=17320945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25849185A Pending JPS62119925A (ja) 1985-11-20 1985-11-20 半導体製造装置

Country Status (1)

Country Link
JP (1) JPS62119925A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103443A (ja) * 2008-10-27 2010-05-06 Tokyo Electron Ltd 基板処理装置の真空排気方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119727A (ja) * 1982-12-24 1984-07-11 Toshiba Corp ドライエツチング方法
JPS62106628A (ja) * 1985-11-01 1987-05-18 Fujitsu Ltd 真空処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119727A (ja) * 1982-12-24 1984-07-11 Toshiba Corp ドライエツチング方法
JPS62106628A (ja) * 1985-11-01 1987-05-18 Fujitsu Ltd 真空処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103443A (ja) * 2008-10-27 2010-05-06 Tokyo Electron Ltd 基板処理装置の真空排気方法及び基板処理装置

Similar Documents

Publication Publication Date Title
JPH03183128A (ja) 半導体製造装置及び付着物除去方法
JPS62119925A (ja) 半導体製造装置
US6545245B2 (en) Method for dry cleaning metal etching chamber
KR100308362B1 (ko) 반도체제조장치의이물질제거방법
KR20070070866A (ko) 플라즈마 처리장치 및 이의 세정 방법
JP2001023961A (ja) ドライエッチング装置とドライエッチング方法
JP2978857B2 (ja) プラズマエッチング装置
JPH0637074A (ja) 半導体製造装置のクリーニング方法
JP3207638B2 (ja) 半導体製造装置のクリーニング方法
JPH09129611A (ja) エッチング方法
JPS63260033A (ja) プラズマ反応処理装置
JPH09129596A (ja) 反応室のクリーニング方法
JPH04186615A (ja) 半導体製造装置
JPH0517880Y2 (ja)
JPS62204534A (ja) 反応性イオンエツチング方法
JP4127370B2 (ja) プラズマ処理方法
JPH05121360A (ja) 半導体処理装置
JPH11312668A (ja) 半導体ウエハーのドライエッチング装置におけるクリーニング方法
JPH0239530A (ja) ドライエッチング装置
KR20030053307A (ko) 금속막 증착설비용 실드 세정방법
JPS59119727A (ja) ドライエツチング方法
JPS62221116A (ja) プラズマ処理装置
JP2003086523A (ja) プラズマcvd装置及びクリーニング方法及び成膜方法
JPH04154121A (ja) スパッタリング装置
JPH0849080A (ja) プラズマcvd装置に於けるガスクリーニング方法