JPS62112356A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS62112356A JPS62112356A JP60252397A JP25239785A JPS62112356A JP S62112356 A JPS62112356 A JP S62112356A JP 60252397 A JP60252397 A JP 60252397A JP 25239785 A JP25239785 A JP 25239785A JP S62112356 A JPS62112356 A JP S62112356A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead frame
- lead
- inner leads
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はレジン封止半導体に用いるリードフレームに関
し、特に製造が能率的で高信頼性の半導体を実現するこ
とができるリードフレーム全提供するものである。
し、特に製造が能率的で高信頼性の半導体を実現するこ
とができるリードフレーム全提供するものである。
従来の技術
一般にトランジスターやＩＣなどの半導体に使用される
リードフレームに、その−例の平面を第１図に、他の一
例の断面全第２図に示すように、フレームのタブ部（１
）に半導体素子（２）ｋエポキシなどの接着剤や半田又
（ｄＡ、ｕ−８ｉ合金ろうなどの接看層（３）ヲ介して
グイボンドし、素子（２） 上の電極ハツト（４）とフ
レームのインナーＩＪ−ド（５）の先端部と？金属紙、
線（６）によりワイヤーボンドする。更にこれ全エポキ
シなどのレジン（７）により封止モールドしたもので、
レジン（７）よす突出するアウターリード部（８）の多
くは、Ｓｎ又は半田を被覆してから曲げ加工を行なって
いる。
リードフレームに、その−例の平面を第１図に、他の一
例の断面全第２図に示すように、フレームのタブ部（１
）に半導体素子（２）ｋエポキシなどの接着剤や半田又
（ｄＡ、ｕ−８ｉ合金ろうなどの接看層（３）ヲ介して
グイボンドし、素子（２） 上の電極ハツト（４）とフ
レームのインナーＩＪ−ド（５）の先端部と？金属紙、
線（６）によりワイヤーボンドする。更にこれ全エポキ
シなどのレジン（７）により封止モールドしたもので、
レジン（７）よす突出するアウターリード部（８）の多
くは、Ｓｎ又は半田を被覆してから曲げ加工を行なって
いる。
発明が解決しようとする問題点
近年半導体の小型化、高集積化により、外気水分の浸入
による故障が多発し、信頼性上重大な問題となっている
。これはフレームとレジンの熱膨張率の差により両者間
に細隙を発生（−１これ全通して水分が浸入する念めで
、フレームとレジンとの密着力を高めて、半導体の半田
付けや実装時の温度変化に耐えるようにすることが強く
望まれている。
による故障が多発し、信頼性上重大な問題となっている
。これはフレームとレジンの熱膨張率の差により両者間
に細隙を発生（−１これ全通して水分が浸入する念めで
、フレームとレジンとの密着力を高めて、半導体の半田
付けや実装時の温度変化に耐えるようにすることが強く
望まれている。
またワイヤーボンドの信頼性？高く保つためには、イン
ナーリード先端部にＡｕやＡｇの厚メッキが不可欠でち
るが、過剰のメッキに不経済なばかりかマイグレーショ
ン等の重大な障害となる。この几め理想的にはインナー
リード先端部に直径０．１〜０．６間のスポット状に局
限され念メッキが望まれている。このようなミニスポッ
トメッキを行なう之めに種々のメッキ法や装置が提案さ
れているが、何れも生産性が不十分で実用上不都合な点
を残１−でいる。
ナーリード先端部にＡｕやＡｇの厚メッキが不可欠でち
るが、過剰のメッキに不経済なばかりかマイグレーショ
ン等の重大な障害となる。この几め理想的にはインナー
リード先端部に直径０．１〜０．６間のスポット状に局
限され念メッキが望まれている。このようなミニスポッ
トメッキを行なう之めに種々のメッキ法や装置が提案さ
れているが、何れも生産性が不十分で実用上不都合な点
を残１−でいる。
問題点全解決）−るための手段
本発明はこれに鑑み種々検討の結果、製造が能率的で高
倍・傾注の半導体を実現することができるリードフレー
ム全開発したもので、半導体素子全タブ部に塔載してレ
ジン封止するリードフレームにおいて少なくともインナ
ーリード先端部を除くフレーム表面に絶縁性物質を被覆
し露出するインナーリード先端部に所定の金属メッキ全
施し、フレーム表面に被覆し几絶縁性物質をそのままで
残（−でおくこと全特徴とするものである。
倍・傾注の半導体を実現することができるリードフレー
ム全開発したもので、半導体素子全タブ部に塔載してレ
ジン封止するリードフレームにおいて少なくともインナ
ーリード先端部を除くフレーム表面に絶縁性物質を被覆
し露出するインナーリード先端部に所定の金属メッキ全
施し、フレーム表面に被覆し几絶縁性物質をそのままで
残（−でおくこと全特徴とするものである。
絶縁性物質としてはポリイミド系、エポキシ系、ポリ塩
化ビニル系等のレジン、又は５ｉｏ２、Ａ７ａＯ３、Ｔ
ｉ（：ｈ、ＮｉＯ、ガラス等の無機物を用いる。これ等
絶縁性物質はプレスやエツチング法で底型したリードフ
レームの全面に被覆してから、少なくともインナーリー
ド先端部、例えば半導体素子をダイボンドするタブ部と
ワイヤーボンドするインナーリード先端部又はこれ等と
封止レジンよす突出するアウターリード部よりＬ／
−＋ｆ−光照射やエツチングによって絶縁注物質を除去
し、核部のフレーム基板金属を露出させてもよいが、予
じめ少なくともインナーリード先端部等を除いて選択的
に被覆する方が生産性に優れている。例えば機械的マス
ク又は粘着テープのような剥離性レジンをタブ部とイン
１−−’Ｊ−ド先端部又はこれ等とレジンモールドよジ
突出するアウターリード部において、ポリイミドの前４
駆体である有機溶剤を塗布してから、前記マスクや粘着
テープを取除き、乾燥加熱してポリイミドレジンとする
。ま之機械的マスク又は粘着テープ等を少なくともイン
ナーリード先端部において、無機鍍化物をイオンブレー
ティング、スパッタリング、蒸着等により被覆し、しか
る後前記マスクや粘着テープ等を取除く。例えばＡ ｌ
２０ ｓは電子ビーム加熱として希薄酸素圧下で高周
波を印加し、一部イオン化して蒸着せしめ、Ｓ Ｉ Ｏ
ｉ ’ｄ Ｓ ｉ Ｈｚガラス０２ガスの気流中で加熱
して５ｉＣｈｉ析出せしめる。
化ビニル系等のレジン、又は５ｉｏ２、Ａ７ａＯ３、Ｔ
ｉ（：ｈ、ＮｉＯ、ガラス等の無機物を用いる。これ等
絶縁性物質はプレスやエツチング法で底型したリードフ
レームの全面に被覆してから、少なくともインナーリー
ド先端部、例えば半導体素子をダイボンドするタブ部と
ワイヤーボンドするインナーリード先端部又はこれ等と
封止レジンよす突出するアウターリード部よりＬ／
−＋ｆ−光照射やエツチングによって絶縁注物質を除去
し、核部のフレーム基板金属を露出させてもよいが、予
じめ少なくともインナーリード先端部等を除いて選択的
に被覆する方が生産性に優れている。例えば機械的マス
ク又は粘着テープのような剥離性レジンをタブ部とイン
１−−’Ｊ−ド先端部又はこれ等とレジンモールドよジ
突出するアウターリード部において、ポリイミドの前４
駆体である有機溶剤を塗布してから、前記マスクや粘着
テープを取除き、乾燥加熱してポリイミドレジンとする
。ま之機械的マスク又は粘着テープ等を少なくともイン
ナーリード先端部において、無機鍍化物をイオンブレー
ティング、スパッタリング、蒸着等により被覆し、しか
る後前記マスクや粘着テープ等を取除く。例えばＡ ｌ
２０ ｓは電子ビーム加熱として希薄酸素圧下で高周
波を印加し、一部イオン化して蒸着せしめ、Ｓ Ｉ Ｏ
ｉ ’ｄ Ｓ ｉ Ｈｚガラス０２ガスの気流中で加熱
して５ｉＣｈｉ析出せしめる。
このようにして少なくともインナーリード先端部全除い
て絶縁性物質で被覆したリードフレームに常法により電
気メッキ又は化学メッキＱてよりインナーリード先端部
に所定の金属をメッキし、フレーム表面に被覆した絶縁
性物質全そのまま残しておくものである。
て絶縁性物質で被覆したリードフレームに常法により電
気メッキ又は化学メッキＱてよりインナーリード先端部
に所定の金属をメッキし、フレーム表面に被覆した絶縁
性物質全そのまま残しておくものである。
作用
フレーム表面に残した絶縁注物質の被膜Ｕ ＩＪ−ドフ
レームと封止レジンとの密着性全向上し、長期にわたっ
て優れた密着性を保持する。また絶縁性物質の被膜にイ
ンナーリード先端部の所定の金属メッキにおいてマスク
の作用全兼ね、煩雑な部分メッキ工程、装置全必要とせ
ず、通常のラックメッキによるメッキをも可能にする。
レームと封止レジンとの密着性全向上し、長期にわたっ
て優れた密着性を保持する。また絶縁性物質の被膜にイ
ンナーリード先端部の所定の金属メッキにおいてマスク
の作用全兼ね、煩雑な部分メッキ工程、装置全必要とせ
ず、通常のラックメッキによるメッキをも可能にする。
即ち通常の部分メッキでは不可避的に非メッキ部分にも
メッキされるため、その剥離工程が必要であるが、本発
明フレームではその必要がなく、ミニスポットメッキも
容易に実施できる。
メッキされるため、その剥離工程が必要であるが、本発
明フレームではその必要がなく、ミニスポットメッキも
容易に実施できる。
まｔアウターリードの外装メッキである半田付は用Ｓｎ
又ｕｓｎ−ｐｂ合金メツギをレジン封重重のフレームし
て予しめ行なうことも容易である。即ちフレームのイン
ナーリード先端部とレジンモールドより突出するアウタ
ーリード部を除いて絶縁性物質全被覆し、露出するイン
ナーリー ド先端部とアウターリード部のメッキをそれ
ぞれ機械的マスクを施して２段階に行なう。
又ｕｓｎ−ｐｂ合金メツギをレジン封重重のフレームし
て予しめ行なうことも容易である。即ちフレームのイン
ナーリード先端部とレジンモールドより突出するアウタ
ーリード部を除いて絶縁性物質全被覆し、露出するイン
ナーリー ド先端部とアウターリード部のメッキをそれ
ぞれ機械的マスクを施して２段階に行なう。
この場合のマスクは通常のスポットメッキより単純でよ
い。何故ならリード端面が絶縁性物質で被覆されている
ので、エツジ部へのメッキはレジンモールド、パリ取り
工程後に行なうこともできる。
い。何故ならリード端面が絶縁性物質で被覆されている
ので、エツジ部へのメッキはレジンモールド、パリ取り
工程後に行なうこともできる。
このような本発明リードフレームは従来同様Ｓｉチップ
の塔載とワイヤーボンドを行なってからエポキシレジン
等でモールド封止するもので、下記の機能を発揮し、半
導体の信頼性と生産性全向上する。
の塔載とワイヤーボンドを行なってからエポキシレジン
等でモールド封止するもので、下記の機能を発揮し、半
導体の信頼性と生産性全向上する。
（１）フレームとレジンとの密着力を高め、かつ長期に
わたり保持できるので、各種の温度サイクルに耐え、耐
熱性を向上するので、水分の浸入による信頼性障害を抑
止できる。
わたり保持できるので、各種の温度サイクルに耐え、耐
熱性を向上するので、水分の浸入による信頼性障害を抑
止できる。
（２） メッキの品質、生産１生全向」二する。
実施例
（１） Ｃｕ−２ｑｂＳ ｎ−０，１５％Ｃｒ合金板（
厚さ０．２５団〕から第１図に示すリードフレームをプ
レス成型し、第】図の点線（９）内の部分（タブ部とイ
ンナーリード先端部）Ｋ粘着テープ金おき、その上から
フレーム・全面にポリイミドを被覆した。
厚さ０．２５団〕から第１図に示すリードフレームをプ
レス成型し、第】図の点線（９）内の部分（タブ部とイ
ンナーリード先端部）Ｋ粘着テープ金おき、その上から
フレーム・全面にポリイミドを被覆した。
ポリイミドとしては無水ピロメリット酸１ｍｏｌと４
、４’−ジアミノジンエニールエーテル１ｍｏｌとｋＮ
−メチル−２−ピロリドン中に攪拌反応させて前駆体と
し、これを（レジン分１９％）’＆塗布して１２０℃に
３０分間乾燥してからに１記粘着デーブを剥離した後、
２５０℃に５時間加熱して硬化せしめ、タブ部とインナ
ーリード先端部を除くフレーム表面に厚さ約２０１１の
ポリイミドを被覆した。このフレームを中性Ａｇメッキ
液中でラックメッキしてタブ部とインナーリード先端部
に厚さ約３μのＡｇメッキを施して本発明フレーム（Ａ
ｔ作放１−ｔｏ （２）前記（１）と同様にプレス成型し７たリードフレ
ームの全面にポリイミド全被覆した。ポリイミド＜７，
１無水ピロメリット醒０．４ｍｏｌとベンゾフェノンテ
トラカルボン酸二無水物０．６ｍｏｌｉ用い、シアミン
として４，４′ ンアミノシフエニールエーテルＱ、４
ｍｏｌと７ミノフエノキシフエニールスルホン０．５ｍ
ｏｌと全用い、（１）と同様にして前、躯体を調整し、
これ全フレーム全面に塗布して（１）と同様にしてイミ
ド化した。次にフレームのインナーリード先端にＹＡＧ
レーサ光ｃｉｏｏｗ）を照射して直径０．３ｍｍのスポ
ット状にフレーム基体全露出させ、エツチング［−でか
ら（１）と同様にしてインナーリード先端部に厚さ約３
μのＡｇメッキを施１−で本発明フレームＧ）全作成し
た。
、４’−ジアミノジンエニールエーテル１ｍｏｌとｋＮ
−メチル−２−ピロリドン中に攪拌反応させて前駆体と
し、これを（レジン分１９％）’＆塗布して１２０℃に
３０分間乾燥してからに１記粘着デーブを剥離した後、
２５０℃に５時間加熱して硬化せしめ、タブ部とインナ
ーリード先端部を除くフレーム表面に厚さ約２０１１の
ポリイミドを被覆した。このフレームを中性Ａｇメッキ
液中でラックメッキしてタブ部とインナーリード先端部
に厚さ約３μのＡｇメッキを施して本発明フレーム（Ａ
ｔ作放１−ｔｏ （２）前記（１）と同様にプレス成型し７たリードフレ
ームの全面にポリイミド全被覆した。ポリイミド＜７，
１無水ピロメリット醒０．４ｍｏｌとベンゾフェノンテ
トラカルボン酸二無水物０．６ｍｏｌｉ用い、シアミン
として４，４′ ンアミノシフエニールエーテルＱ、４
ｍｏｌと７ミノフエノキシフエニールスルホン０．５ｍ
ｏｌと全用い、（１）と同様にして前、躯体を調整し、
これ全フレーム全面に塗布して（１）と同様にしてイミ
ド化した。次にフレームのインナーリード先端にＹＡＧ
レーサ光ｃｉｏｏｗ）を照射して直径０．３ｍｍのスポ
ット状にフレーム基体全露出させ、エツチング［−でか
ら（１）と同様にしてインナーリード先端部に厚さ約３
μのＡｇメッキを施１−で本発明フレームＧ）全作成し
た。
（３）前記（１）と同様にプレス成型したリードフレー
ムのインナ−リード先端部とアウターリードのレシンモ
ールドから突出する面にレジストマスク全被着してから
フレーム全面にＡＬｚＯ３を２μの厚さにイオンブレー
ティングした。イオンブレーティングＩｆｌＰＯｘ ＝
−５ＸＩＱ−４Ｔｏｒｒで１４．５ＭＨ７の高周波”ｆ
１００〜２００Ｗ印加して行なつ友。次にレジストマ
スク全剥離（、を後、中性Ａｇメッキ浴全用い、通常の
スポットＡｇメッキ用ジェットメッキ装置によりインナ
ーリード先端部に厚さ約３μのＡｇ金メッキし、て本発
明フレーム（０全作成した。
ムのインナ−リード先端部とアウターリードのレシンモ
ールドから突出する面にレジストマスク全被着してから
フレーム全面にＡＬｚＯ３を２μの厚さにイオンブレー
ティングした。イオンブレーティングＩｆｌＰＯｘ ＝
−５ＸＩＱ−４Ｔｏｒｒで１４．５ＭＨ７の高周波”ｆ
１００〜２００Ｗ印加して行なつ友。次にレジストマ
スク全剥離（、を後、中性Ａｇメッキ浴全用い、通常の
スポットＡｇメッキ用ジェットメッキ装置によりインナ
ーリード先端部に厚さ約３μのＡｇ金メッキし、て本発
明フレーム（０全作成した。
上記本発明フレーム（Ａ）（Ｂ） （Ｃ） Ｋついて、
タブ部に半導体素子をダイボンドし、素子上のミグパッ
ドとフレームのインナーリード先端部全直径２５μのＡ
、 ｕ ｆｍでワイヤーボンドした。次にこれ全ノボラ
ック型エポキシレジンによりトランスファーモールドし
た。しかる後ショツトブラストによりパリ取りと同時に
７ウターリードのレジン被覆全除去ｌ−てから酸洗１−
１続いて７ウターリードに厚さ５μの５ｎ−５％Ｐｂ合
金を外装メッキして半導体とした。
タブ部に半導体素子をダイボンドし、素子上のミグパッ
ドとフレームのインナーリード先端部全直径２５μのＡ
、 ｕ ｆｍでワイヤーボンドした。次にこれ全ノボラ
ック型エポキシレジンによりトランスファーモールドし
た。しかる後ショツトブラストによりパリ取りと同時に
７ウターリードのレジン被覆全除去ｌ−てから酸洗１−
１続いて７ウターリードに厚さ５μの５ｎ−５％Ｐｂ合
金を外装メッキして半導体とした。
上記半導体（Ａ）ＣＢ）（Ｃ）と従来の半導体について
そハ５それ２５０℃の共晶半田浴中に５秒間のディップ
を２回繰返した後、プレッシャークツカー（温度１２１
℃、圧力２気圧〕に１０００時間保持し、故障率全測定
した。その結果１第】表しこ示す。
そハ５それ２５０℃の共晶半田浴中に５秒間のディップ
を２回繰返した後、プレッシャークツカー（温度１２１
℃、圧力２気圧〕に１０００時間保持し、故障率全測定
した。その結果１第】表しこ示す。
尚従来の半導体としては常法により、上記（１１と同様
にプレス成型したフレームのインナーリード先端部にス
ボツｌ−Ａｇメッキを施してから該部以外のメッキ及び
メッキのにじみ全剥離除去［〜た後、上記と同様に半導
体素子のダイボンド、ワイヤーボンド、レジンモールド
に行なってからアウターリードに外装メッキを施（また
。
にプレス成型したフレームのインナーリード先端部にス
ボツｌ−Ａｇメッキを施してから該部以外のメッキ及び
メッキのにじみ全剥離除去［〜た後、上記と同様に半導
体素子のダイボンド、ワイヤーボンド、レジンモールド
に行なってからアウターリードに外装メッキを施（また
。
第１表
フレーム別 故障率（至））
本発明フレームｃＡ） ０．５／／ Ｑ
３） ０．１ ／／ （Ｃ） ０．３ 従来フレーム ３２．０ 第１表から明らかなように本発明フレームを用いた半導
体は、従来フレームを用い半導体に比較し、故障率が著
シ、〈減少していることが判る。これにフレーム表面に
被覆し、た絶縁性物質が、フレーム基体とレジンの双方
に密着し、耐湿性を向上し、更！ｌこバック”−ジシこ
不可欠の高温過程におけるフレームの表面酸ｆヒスケー
ルの発生全防止し、かつ半田ディツプなどのヒートンヨ
ツクにも十分耐えるためである。
３） ０．１ ／／ （Ｃ） ０．３ 従来フレーム ３２．０ 第１表から明らかなように本発明フレームを用いた半導
体は、従来フレームを用い半導体に比較し、故障率が著
シ、〈減少していることが判る。これにフレーム表面に
被覆し、た絶縁性物質が、フレーム基体とレジンの双方
に密着し、耐湿性を向上し、更！ｌこバック”−ジシこ
不可欠の高温過程におけるフレームの表面酸ｆヒスケー
ルの発生全防止し、かつ半田ディツプなどのヒートンヨ
ツクにも十分耐えるためである。
発明の効果
このように本発明によれば、１／レジン止型半導体の信
頼性の最大欠陥である外気水分の浸入による内部腐食劣
化全大巾に改善し、ワイヤーボンドなどの内外接続に不
可欠のメッキ品質、生産性を向上することができる顕著
な効果を奏するものである。
頼性の最大欠陥である外気水分の浸入による内部腐食劣
化全大巾に改善し、ワイヤーボンドなどの内外接続に不
可欠のメッキ品質、生産性を向上することができる顕著
な効果を奏するものである。
第１図はリードフレームの一例を示す平面図、第２図は
リードフレームの他の一例を示す断面図である。 】 タブ部 ２ 半導体素子 ４ 電極バッド ５ インナーリード６ 金属細線
７ レジン ８ 了ウターリード
リードフレームの他の一例を示す断面図である。 】 タブ部 ２ 半導体素子 ４ 電極バッド ５ インナーリード６ 金属細線
７ レジン ８ 了ウターリード
Claims (4)
- （１）半導体素子をタブ部に塔載してレジン封止するリ
ードフレームにおいて、少なくともインナーリード先端
部を除くフレーム表面に絶縁性物質を被覆し、露出する
インナーリード先端部に所定の金属メッキを施し、フレ
ーム表面に被覆した絶縁性物質をそのまま残しておくこ
とを特徴とするリードフレーム。 - （２）フレーム全面に絶縁性物質を被覆した後、少なく
ともインナーリード先端部の絶縁性物質を剥離して、イ
ンナーリード先端部を露出させる特許請求の範囲第１項
記載のリードフレーム。 - （３）フレームの少なくともインナーリード先端部に粘
着テープを取付けて絶縁性物質を被覆した後、粘着テー
プを剥離してインナーリード先端部を露出させる特許請
求の範囲第１項記載のリードフレーム。 - （４）絶縁性物質にポリイミド系レジン又は無機酸化物
を用いる特許請求の範囲第１項、第２項又は第３項記載
のリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60252397A JPS62112356A (ja) | 1985-11-11 | 1985-11-11 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60252397A JPS62112356A (ja) | 1985-11-11 | 1985-11-11 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62112356A true JPS62112356A (ja) | 1987-05-23 |
Family
ID=17236760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60252397A Pending JPS62112356A (ja) | 1985-11-11 | 1985-11-11 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62112356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275598A (ja) * | 1992-03-27 | 1993-10-22 | Nippon Steel Corp | 半導体装置 |
| FR2764115A1 (fr) * | 1997-06-02 | 1998-12-04 | Sgs Thomson Microelectronics | Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif |
-
1985
- 1985-11-11 JP JP60252397A patent/JPS62112356A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05275598A (ja) * | 1992-03-27 | 1993-10-22 | Nippon Steel Corp | 半導体装置 |
| FR2764115A1 (fr) * | 1997-06-02 | 1998-12-04 | Sgs Thomson Microelectronics | Dispositif semiconducteur et procede de connexion des fils internes de masse d'un tel dispositif |
| EP0883181A1 (fr) * | 1997-06-02 | 1998-12-09 | STMicroelectronics S.A. | Dispositif semi-conducteur et procédé de connexion des fils internes de masse d'un tel dispositif |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057900A (en) | Electronic device and a manufacturing method for the same | |
| US4188438A (en) | Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices | |
| US20020153596A1 (en) | Lead frame and semiconductor package formed using it | |
| US5205036A (en) | Method of manufacturing a semiconductor device with selective coating on lead frame | |
| US5276351A (en) | Electronic device and a manufacturing method for the same | |
| JP2809088B2 (ja) | 半導体装置の突起電極構造およびその突起電極形成方法 | |
| JPS6072663A (ja) | 低融点金属球接続方法 | |
| US4096983A (en) | Bonding copper leads to gold film coatings on alumina ceramic substrate | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| KR20020096950A (ko) | 회로 장치의 제조 방법 | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS62112356A (ja) | リ−ドフレ−ム | |
| JPH09186161A (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPS59188147A (ja) | 半導体装置およびその製造方法 | |
| JPS5961940A (ja) | 半導体チツプのボンデイング方法 | |
| JPH02276249A (ja) | 半導体回路バンプの製造方法 | |
| JPH06112390A (ja) | リードフレーム | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JPS60218863A (ja) | 半導体リ−ドフレ−ム | |
| JP2011044748A (ja) | リードフレームの製造方法 | |
| JPS6342852B2 (ja) | ||
| JP2846181B2 (ja) | 複合リードフレームの製造方法 | |
| JP2000236037A (ja) | ソルダーレジスト形成方法 | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| JPH07283544A (ja) | 配線構造体とその製造法 |