JPS62111577A - クロツク制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クロック制御回路に関し、特にＭＵＳＥ方式
の高品位ＴＶ信号、即ちドツトインターレースを施した
画像信号を受信するためのクロック位相ロック方式にお
いて、ロック位相におけるリンギングを抑圧できるよう
にしたものである。

〔従来の技術〕

第７図は、例えば特開昭５９−２２１０９１号公報に示
された従来のクロック位相ロック装置を示すブロック図
であり、図において、１はアナログ・ディジタル（Ａ／
Ｄ）変換器、２はこのＡ／Ｄ変換器１の出力であるディ
ジタル画像信号からフレーム同期パルスを検出するフレ
ーム同期パルス検出器、３は前記ディジタル画像信号か
ら水平同期部分を抜き出すための水平同期ゲート回路、
４は水平同期パルスを検出する水平同期ヰ★出器、５は
前記フレーム同期パルス及び前記水平同期パルスにより
位相制御した内部水平同期パルスを形成する内部同期発
生器、６は前記水平同期パルスと前記内部水平同期パル
スとの位相差を検出する位相検出器、７はこの位相検出
Ｂ６の位相差に対するオフセット値を形成するオフセッ
ト検出器、８は前記位相差とオフセント値とを加算する
加算器、９は前記加算器８の出力に応じて位相制御した
クロックパルスを形成する電圧制御発振器である。

次に動作について説明する。

ドツトインターレースを施した入力画像信号はＡ／Ｄ変
換器１によりディジタル化され、これによりディジタル
画像信号が形成される。このディジタル画像信号から、
フレーム同期パルス検出器２、水平同期ゲート回路３．
及び水平同期検出器４によりフレーム同期パルスと水平
同期パルスが検出される。前記フレーム同期パルスと水
平同期パルスは内部同期発生器５に入力され、位相制御
された内部水平同期パルスが形成される。この内部水平
同期パルスと前記水平同期パルスとの位相差が位相検出
器６によりヰ食出され、この位相差電圧はクロック発生
器である電圧制御発振器９に印加されて、前記位相差に
応じて位相制御されたクロックパルスが形成される。こ
の時、前記位相検出器６の時定数より大きい時定数をも
ったオフセット検出器７により、前記位相差に生ずる残
留オフセント値をキャンセルするようなオフセント値が
設定され、これと前記位相差とが加算器８で加算されて
前記電圧制御発振器９に印加される。

また、スイッチＳを介して水平同期ゲート回路３に供給
するフレーム同期パルスは、ループ制御系の動作が安定
した状態においては内部発生のフレーム同期パルスとす
るが、水平同期パルスの位相差が極端に大きい場合、あ
るいはフレーム同期パルスについて内部発生のもののタ
イミングが外れた場合にのみ、受信画像信号から検出し
たものを直接に供給する。

このようにして、ドツトインターレースを施した入力画
像信号をディジタル化するためのシステムクロックの位
相ロックが高精度に行われる。

〔発明が解決しようとする問題点〕

従来のクロック位相ロック方式は以上のように構成され
ているので、精密なりロック位相ロックが可能であるが
、第８図（ａｌに示すような単位関数波形を○印で示す
サンプル点にてサブサンプルして伝送した後に復元した
信号波形には、伝送路の伝送帯域幅によって決まる周波
数のリンギングが第８図（ｂｌ、　（Ｃ）の破線に示す
ように生ずる。かかるリンギングを生ずる伝送路の帯域
幅と標本化周波数との関係にて決まるコサインロールオ
フ特性が合っていれば、同図（ｂ）の実線に示すように
リンギング波形の中心レベル上をサンプルした状態にな
り、リンギングにかかわりなく通切な単位関数波形を再
生し得るが、コサインロールオフ特性がずれておれば同
図（Ｃ）に示すようにサンプル位相によってサンプル値
が変化した状態となり、復元波形にリンギング歪みが生
ずるという問題があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、クロック位相ロックが行われた状態におい
て標本化位相にわずかなズレが生じてリンギング歪みが
残存した場合にも、自動的にリンギング歪みを最小にす
ることができるクロック制御回路を得ることを目的とす
る。

〔問題点を解決するための手段〕

この発明に係るクロック制御回路は、送信信号のフレー
ム同期パルスライン中の水平駆動（ＨＤ）波形の直後に
リンギング波形検出用パルスを挿入するとともに、位相
制御されたクロックパルスを遅延させる可変遅延回路と
、前記リンギング波形検出用パルスのディジタル化した
復元波形部に生ずるリンギング歪みの最大値を検出する
ピークホールド回路と、このピークホールド回路の出力
の現在値と一周期前の値との比較結果に応じて可逆カウ
ンタ制御信号を出力するカウンタ制御回路と、この制御
信号に応じて順又は逆の計数を行う可逆カウンタと、こ
の可逆カウンタに設定された値により上記可変遅延回路
の複数の出力の内の１つを選択するデマルチプレクサと
を備えたものである。

〔作用〕

この発明においては、リンギング検出用付加パルスの復
元波形のリンギング歪みを一定周期毎に検出し、そのリ
ンギング歪みが最小となるように前記一定周期毎にデマ
ルチプレクサにより可変遅延回路の出力を選択し、最適
なりロック信号の遅延を与える。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、第７図に示した回路と同一符号は同一のも
のを示し、１０は入力画像信号をディジタル化した復元
波形よりリンギング歪みを検出し、このリンギング量が
最小となるように入力のクロックパルスの位相遅延を与
えるクロック制御回路である。

第２図は、上記クロック制御回路１０の詳細な構成を示
し、図において、３２は前記Ａ／Ｄ変換器１によりディ
ジタル化されたディジタル入力画像信号である。このデ
ィジタル入力画像信号は、第１のフリップフロツブ群１
１　（以下第１のＦＦ群と記す）の複数の入力端子に接
続され、この複数の出力は最大値選択器（ピークホール
ド回路）１４の一方の複数の入力端子に接続される。上
記最大値選択器１４の複数の出力は、第２のフリップフ
ロツブ群１２（以下第２のＦＦ群と記す）の複数の入力
端子と、第３のフリップフロツブ群１５（以下第３のＦ
Ｆ群と記す）の複数の入力端子に接続される。第２のＦ
Ｆ群１２の複数の出力は、前記最大値選択器１４の他方
の複数の入力端子に接続される。さらに前記第３のＦＦ
群１５の複数の出力端子は、第４のフリップフロツブ群
１６　（以下第４のＦＦ群と記す）の複数の入力端子と
比較器１７の入力端子Ａとに接続される。第４のＦＦ群
１６の複数の出力端子は、比較器１７の入力端子Ｂに接
続される。

２５はクロックパルスで、前記Ａ／Ｄ変換器１に入力さ
れるクロックの分岐出力である（第４図（ｂ）参照）。

２６はリンギング波形抜き取りパルスで（第４図（ｅ）
参照）、前記ディジタル入力画像信号からリンギング検
出用付加パルスの部分を抜き取るためのパルスである。

前記クロックパルス２５とリンギング波形抜き取りパル
ス２６はＡＮＤゲート１３の入力に接続される。前記Ａ
ＮＤゲート１３の出力２７はラッチパルスＴＩ　　（第
４図（ｄ）参照）で、第１と第２のＦＦ群１１．１２の
各々のクロック入力端子に接続される。２８はラッチパ
ルスＴ２で、第３と第４のＦＦ群１５．１６の各々のク
ロック入力端子に接続される。比較器１７の（Ａ＞８）
端子の出力は、トグルフリップフロフブ１８の入力端子
に接続され、このＱ出力は第１のＡＮＤゲート２０の一
方の入力端子にぐδ出力は第２のＡＮＤゲート２１の一
方の入力端子に各々接続される。２９は計数パルスであ
り、ＡＮＤゲート１９の入力端子に接続されている。前
記ＡＮＤゲート１９の他の２つの入力端子には、それぞ
れ比較器１７の（Ａ−Ｂ）端子の出力と、ディジタル同
期系がロック状態であることを示す同期ロック信号３０
とが接続されている。前記ＡＮＤゲート１９の出力は、
前記第１と第２のＡＮＤゲート２０．２１の他方の入力
端子に接続されている。そして前記トグルフリフブフロ
ソブ１８゜ＡＮＤゲート１９，２０．２１により、後述
する可逆カウンタ２２を制御するカウンタ制御回路が構
成されている。２２は可逆カウンタであり、そのアップ
カウント入力端子には第１のＡＮＤゲート２０の出力が
、またダウンカウント入力端子には第２のＡＮＤゲート
２１の出力が接続されている。２４は位相制御されたク
ロックパルス３１をそれぞれ異なる時間遅延する複数の
出力端子を有するタップ付遅延線である。２３はデマル
チプレクサであり、前記タップ付遅延線２４の複数の出
力の内の１つを選択出力するものである。このデマルチ
プレクサ２３のアドレス入力端子には、前記可逆カウン
タ２２の複数の出力が接続されている。２５はこの選択
出力された入力画像信号のりサンプル用クロックパルス
である。

次に動作について説明する。

ディジタル入力画像信号から一定周期でリンギング波形
を抽出するために、一定周期毎に同−波形で送られてく
るリンギング検出用付加パルス部分を選択的に抜き取り
、そのリンギングの最大値をサンプルホールドする。前
記リンギング検出用付加パルスを挿入するフレーム同期
パルスとＨＤ波形については、例えば、ＮＨＫ放送技術
研究所が昭和５９年６月の創立記念講演において、「高
品位テレビの新しい伝送方式（ＭＵＳＥ）Ｊで発表した
資料に述べられており、フレームパルスラインｌＩ＆１
６０５．Ｎａ６０６の構成をそれぞれ第３図（ａｌ、　
（ｂ）に示す。また、本実施例における前記のリンギン
グ検出用付加パルスの挿入の様子を第４図（ａｌに示す
。また前記のリンギング波形の選択的な抜き取りと最大
値のサンプルホールドは、ランチパルスＴｌ　　（２７
）、Ｔ２　（２８）によって与えられ、このタイミング
を第４図と第５図に示す。

前記リンギング波形は、ラッチパルスＴＩによって第１
のＦＦ群１１に記憶される。次にこの第１のＦＦ群１１
の出力は、最大値選択器１４を介して第２のＦＦ群１２
に、同じラッチパルスＴ１によって記憶される。従って
、第１のＦＦ群１１と第２のＦＦ群１２の出力を同時刻
で比較すると、第１のＦＦ群１１の出力はリンギング波
形抜き取りパルス内の現在のリンギング波形で、第２の
ＦＦ群１２の出力はその１クロツクパルス前のリンギン
グ波形となる。これらの第１．第２のＦＦ群１１．１２
の出力は前記最大値選択器１４に入力され、その最大値
の方が選択される。このようにしてこの最大値選択器１
４の出力には、前記リンギング波形抜き取りパルス２６
内のりンギング波形の最大値がサンプルホールドされる
。

次に、上記サンプルホールドされたリンギング波形の最
大値は、ランチパルスＴ２によって第３のＦＦ群１５に
記憶される。ランチパルスＴ２のタイミングは第５図に
示すように、ランチパルスＴ１が終了した直後である０
次に第３のＦＦ群１５の出力は同じくランチパルスＴ２
により、第４のＦＦ群１６に記憶される。従って第３の
ＦＦ群１５と第４のＦＦ＃１６の出力を同時刻で比較す
ると、第３のＦＦ群１５の出力は現在の時間のリンギン
グ波形の最大値であり、第４のＦＦ群１６の出力はその
一周期前の最大値となる。上記第３のＦＦ群１５と第４
ＦＦ群１Ｇの出力の大小関係は、比較器１７で比較され
る。第３のＦＦ群１５の出力を比較器１７のＡ入力、第
４のＦＦ群１６の出力を比較器１７のＢ入力とすると、
この比較器１７の（Ａ＞Ｂ）出力端子は、例えばＡ＞Ｂ
の時は＠　ＨＩＩとなり、これ以外、即ちＡ＜Ｂ及びＡ
＝Ｂの時は“Ｌ″となる。トグルフリンブフロンプ１８
は、その入力端子に印加される信号が“Ｌ”から“Ｈ”
に変わった時、出力の状態が反転する。このトグルフリ
ソプフロンプ１８の初期状態は、Ｑ出力が“Ｈ”、百出
力が“Ｌ″であるとし、このときＡ＜Ｂであるとする。

Ｑ出力が“Ｈ”であるので、第１のＡＮＤゲート２０は
オンとなり、第５図に示す計数パルスＴ３が可逆カウン
タ２２のアップ入力端子に印加されて、この可逆カウン
タ２２はアップカウントされる。この可逆カウンタ２２
の出力はデマルチプレクサ２３のアドレス入力端子に接
続されており、該デマルチプレクサ２３は可逆カウンタ
２２により指定されるタップ付遅延線２４の出力群の内
の１つを選択し、この出力２５はＡ／Ｄ変換器１へ送ら
れる。

次に、前記遅延量の設定がディジタル入力画像信号のリ
ンギング波形を最小とするように自動的に動作すること
を第６図により説明する。第６図（ａ）は、リサンプル
クロフクバルス２５の位相とリンギング量の関係を示す
一例である。クロックパルス２５の位相はデマルチプレ
クサ２３のアドレス出力に対応する。第６図山）は比較
器１７の（Ａ＞Ｂ）出力端子のタイミング波形を示す。

第６図（Ｃ１は、クロックパルス位相が、初期状態から
時間の経過とともにリンギング量が最小となるようなポ
イントに収束していく過程を示す概念図である。

まず、クロック位相ロック系がロック状態に入った初期
状態でクロックパルス位相が第６図（ａ）の■の位相に
あり、比較器１７の（Ａ＞Ｂ）出力がＬ”であったと仮
定する。なお、電源ＯＮの時点からクロック位相ロック
系がロック状態に入るまでの間は、前記計数パルスＴ３
はＡＮＤゲート１９に入力されているロック信号３０に
より遮断されており、第１．第２のＡＮＤゲート２０，
２１に印加されない。このため前記Ｄ／Ａ変換器２３の
出力は、上記の間一定の初期状態を維持している。前記
ロック状態に入った時点で、可逆カウンタ２２はアップ
カウントか、ダウンカウントか不定であるが、初期状態
でアップカウントと仮定する。そして可逆カウンタ２２
がアップカウントした結果、クロックパルス位相は■の
位置にくるためリンギング量は一周期前より劣化し、比
較器１７の（Ａ、＞Ｂ）出力はＨ″となる。従ってトグ
ルフリップフロップ１８の出力は状態を反転し、可逆カ
ウンタ２２はダウンカウントを開始することとなり、こ
の結果クロックパルス位相は■に戻る。この時リンギン
グ量は一周期前の値より改善されるので、比較器１７の
（Ａ＞Ｂ）出力はＬ”である、従ってトグルフリップフ
ロップ１８の出力は前の状態を維持し、可逆カウンタ２
２はダウンカウントを続ける。

以下同様の動作によりクロックパルス位相は、■−〇−
■と進む。次に■から■に位相が進むとリンギング量は
劣化するため、トグルフリップフロップ１８の状態は反
転し、可逆カウンタ２２もカウントの方向を反転する。

このようにして、クロック位相は第６図に示す最適点■
とその前後の位相■、■の間に収束する。

このように本実施例では、ディジタル化した復元波形の
リンギング歪みが最小となるよう一定周期毎に繰り返し
クロックパルスに最適な遅延を与えるようにしたので、
リンギング歪みの少ない復元波形を得ることができる。

なお、上記実施例では、送信信号に挿入するリンギング
検出用付加パルスを２本のフレーム同期パルスラインの
最後のライン、即ち６０６ラインに挿入する場合を示し
たが、これは最初のライン、即ち６０５ラインに挿入す
ることができるのは勿論であり、この場合は、第３図よ
り明らかなように挿入パルスの極性は反転するので、ピ
ーク検出回路は最小値を検出するようにすればよい。

また前記挿入するリンギング検出用付加パルスのレベル
についても、８ビツトでディジタル化することを前提と
して第４図に示すように１９２／２５５の場合を示した
が、前記ピーク検出回路のダイナミックレンジ内であれ
ば、任意に選択できることは勿論である。

〔発明の効果〕

以上のように、この発明によれば、入力画像信号のリン
ギング量の最大値を一定周期でサンプリングホールドし
、現在と一周期前の最大値とを比較してこの比較結果に
より順又は逆の計数を行わせ、この計数値によりクロッ
クパルスの遅延量を制御するようにしたので、リンギン
グの少ないクロック位相ロックが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるクロック制御回路の
概略ブロック図、第２図はその詳細ブロック図、第３図
はフレーム同期パルスラインを示す図、第４図及び第５
図は該制御回路の動作を説明するためのタイミングチャ
ート図、第６図はリンギング量とクロックパルス位相の
関係、比較器（Ａ、＞Ｂ）の出力、及び動作概念を示す
図、第７図は従来のクロック位相ロック方式を示す図、
第８図（ａ）〜（Ｃ）はリンギング発生の概念図である
。 １・・・Ａ／Ｄ変換器、８・・・加算器、９・・・電圧
制御発振器、１０・・・クロック制御回路、１１・・・
第１のＦＦ群、１２・・・第２のＦＦ群、１４・・・最
大値選択器、１５・・・第３のＦＦ群、１６・・・第４
のＦＦ群、Ｉ７・・・比較器、１８・・・トグルフリッ
プフロップ、１９．２０．２１・・・ＡＮＤゲート、２
２・・・可逆カウンタ、２３・・・デマルチプレクサ、
２４・・・タップ付遅延線。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）ドットインターレースを施した入力画像信号をデ
   ィジタル化する際の、上記入力画像信号に位相ロックし
   たクロック信号を作成するためのクロック制御回路であ
   って、 位相制御されたクロック信号をそれぞれ異なる時間遅延
   させて出力する複数の出力端子を有する可変遅延回路と
   、 送信信号のフレーム同期パルスライン中の水平駆動波形
   の直後にリンギング検出用の付加パルスを挿入し、これ
   を受信し復元した波形に生ずるリンギング歪みの最大値
   を検出保持するピークホールド回路と、 該ピークホールド回路の出力の現在値と一周期前の値と
   を比較する比較器と、 該比較結果に応じて可逆カウンタ制御信号を出力するカ
   ウンタ制御回路と、 該制御信号により順または逆の計数を行う可逆カウンタ
   と、 該可逆カウンタに設定された値により上記可変遅延回路
   の複数の出力端子の内の１つを選択するデマルチプレク
   サとを備えたことを特徴とするクロック制御回路。