JPS62110113A - 補間方法およびシヤフト角エンコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、補間方法およびこれをシャフト角エンコー
ダに適用することに関するものである。

シャフト角エンコーダは、工具制御システム、アンテナ
・サーボ・システムおよびタコメータというように、極
めて広汎に適用されている。

その最も基本的な形式である光電式シャフト角エンコー
ダに含まれているものは、そシ上に光伝送パターンが設
けられているディスク、光源および１個または複数個の
光検知器である。ディスクはシャフトに対して同心的に
固定されており、また、光源および検知器は、該検知器
に入る光がディスクによってしゃ断されるように配設さ
れている。シャフトの回転により、ディスク上の伝送パ
ターンにしたがって検知器の照射が許容される。・光検
知器の出力は、シャフトの回転に関する情報を、電気信
号の形式で生成させる。信号のその後の処理はエンコー
ダが使用されている適用に依存するものであるが、多く
の適用においては、ディスクのパターンだけに固有のも
の以上の情報を得ることが所望される。これを達成させ
るために、種々の補間技術が採用されている。また、採
用されているエンコーダ・ディスクとしては、２個の基
本的なタイプのものがある。そのひとつは特有の伝送パ
ターンを有する各々の規定されたセクタについて多くの
トラックが含まれているものであり、また、別異のタイ
プのディスクは単一のトラックを有しているだけで、相
異なるセクタが識別できるようにされていないものであ
る。初めに記述されたタイプのディスクは、角回転につ
いて各々の規定された単位が特有のものとして同定でき
るものであることから、”絶対”エンコーダ・ディスク
として知られている。次に記述されたタイプのディスク
は”増分”エンコーダ・ディスクとして知られているも
のであるが、これは、角回転の増大は同定することがで
きるけれども、ディスクの方位は、ディスク・パターン
の瞬時的な読取りからは同定できないためである。種々
の光学装置と同様に非光学的センサも知られていること
が注意される。

シャフトの回転が決定される精度を増大させるために、
また、ある例においては、更に別異の情報について推論
することができるようにするために、互いに相対的にオ
フセットされている夫々の検知器からの２個の出力信号
を導出させることが通常になされることである。必然的
に位相的な関連性のあるこれらの信号は、補間技術のた
めの入力として使用される。この補間によれば、典型的
には、回転角の感知精度が何倍かに増大され、また、あ
る種の装置においては何千倍もの増大が達成される。

極めて広汎に使用される技術のひとつはリング状の抵抗
要素を基本とするものであって、２個の検出器の信号お
よびそれらの補完信号を注入するようにされる。リング
状の互いに正反対の位置から信号が読出されて、電圧コ
ンパレークに供給される。このような信号のいくつかの
組がリングから読出されて、夫々のコンパレータに供給
される。このコンパレータの出力は、更に処理がなされ
た後で、回転角の検知について分解能が何倍かに増大さ
れる。５倍の増大を達成させるためには、リング内で約
２０個の抵抗要素が必要とされ、コンパレータ回路内で
は別異の約４０個のものが必要とされる。初期的な検知
器の信号が正弦的なものではないときには、抵抗要素と
して不等な値のものが必要とされる。コンパレータは、
標準的ではない性質の重要なオフセット電圧を有してお
り、これらは温度の変化について出力の変動を生じさせ
る。

”光学的レゾルバとして知られている別異の先行的な装
置においては、エンコーダ・ディスクから読出される位
相のシフトされた信号が使用される。システム・クロッ
クは、典型的には７ビツトであるカウンタを駆動して、
逐次的な質問信号がそこから導出される。これらの質問
信号は、ディスクで発生された２個のアナログ信号の各
々をサンプリングするために使用される。これらのサン
プリングされた信号を組合せた後で、その結果として生
じたものは、カウント・サイクルの周波数に同調してい
るフィルタを通される。フィルタの出力は正弦波であっ
て、その位相は、アナログ入力の相対的な振幅にしたが
い、システム・クロックのサイクルに関連して変動する
。フィルタの出力に対して作用されるゼロ交差検知回路
は、瞬時的なカウンタ・ワードを出力レジスタに伝送す
るタイミング・パルスを生成させる。ディスクが静止し
ている限り、システム・クロック・カウンタから出力部
に、同じワードが伝送される。

ディスクの角度の小さい変化、したがって２個のアナロ
グ信号の相対的な振幅の小さい変化は、システム・クロ
ックに関するフィルタ出力の位相を変化させ、そして、
出力レジスタは、新しいシャフト角を表わす別異のワー
ドをカウンタから受入れる。

かくして、シャフトの回転につれて出力ワードが変動す
る。この装置は良好な正確性を有するものであるが、特
にフィルタ操作およびカウント操作の段階での回路の動
作周波数のために、シャフトの回転速度の上限には特別
な限度がなされている。これに加えて、複雑な回路が必
要とされ、また、多くの構成部品については極めて注意
深い選択が必要とされる。

更に、先行的な技術は、エンコーダ・ディスクから読出
されて、陰極線管（ＣＲＴ）の夫々の偏向板に印加され
るような、２個の位相がシフトされた信号に依存してい
る。これらの信号により、ＣＲＴのスポットでスクリー
ン上で迂回路を描くようにされて、ディスク・パターン
の各”サイクル”に対して１回転を完了させる。静止的
なメカニカル・フィルタがＣＲＴスクリーンと光検知器
との間に配設される。ＣＲＴのディスプレイが光検知器
を周期的に照射するようにされる。これによって生成さ
れる信号は、メカニカル・フィルタの分解能がディスク
のサイクル数で乗算されたものに等しい周波数を有する
パルス信号である。かくして、増分エンコーダの精度の
大幅な改善が達成される。しかしながら、このような技
術は、比較的高価なことおよびＣＲＴのぜい弱性のため
に、商用には好適なものではない。

この発明によれば、上述されたエンコーダの不利益点を
緩和することのできる補間方法が考えられる。この補間
技術は、また、後述されるような広汎な適用がなされる
ものでもある。

この発明の１局面によれば、次のようなシャフト角エン
コーダが提供される。すなわち、シャフトに対して固定
されるエンコーダ・ディスク、２個のアナログ出力信号
を生成させるために該ディスクによって調整されるセン
サ手段、前記アナログ出力信号を夫々が複数個のビット
を有するディジタル・ワードに変換させるアナログ／デ
ィジタル変換手段、該アナログ信号の値の特定の組合せ
に対する補間の結果が夫々のアドレスに予め蓄積されて
いるメモリ・デバイス、および、該ディジタル・ワード
が入力されて対応の予め蓄積された結果を該メモリ・デ
バイスから出力させるためのメモリ・アドレス手段を含
んでなるものである。

この発明の別異の局面によれば、次のような２個の信号
間の補間方法が提供される。すなわち、各信号をディジ
タル形式のものに変換すること、および、変換された信
号の値の特定の組合せに対する補間の結果が予め蓄積さ
れている各アドレスにおいてメモリ・デバイスをアドレ
スするために該変換された信号を使用することを含んで
なる方法である。

この発明による実施例が、図面を参照しながら、単なる
例示的なものとして以下に説明される。

第１図には、２個のタイプのエンコーダ・ディスクが例
示されている。第１ａ図に示されているものは、いわゆ
る増分エンコーダ・ディスクであり、これに対して、第
１ｂ図に示されているものは、いわゆる絶対エンコーダ
・ディスクである。絶対エンコーダ・ディスクのパター
ンの１量分が第１ａ図および第１ｂ図の各々に示されて
いる。これらのディスクの性質および使用はよく知られ
ている。第２図には、信号をＣＲＴに加えるための技術
が概略的に例示されている。エンコーダ働ディスク１０
は回転シャフト１２に取付けられているが、これは、上
述されたような極めて広汎な適用の一部を形成するもの
であるか、または、任意の適当な構成部に対して結合さ
れるものである。ディスク１０は、２個の光検知器１６
および１８に関して、光源１４からの光を調節する。光
検知〜壽１６および１８は互いにオフセットされており
、シャフトの回転につれて夫々の出力信号２０および２
２を生成させるが、これらの間には位相差が存在してい
る。信号２０および２２は、しばしば、近似的に正弦的
な求積波形を有している。

正弦的な求積信号２０および２２は、図示されているよ
うに、ＣＲＴ２６のＸ−Ｙプレート２４に加えられて、
ＣＲＴのスポットは円形を描くようにされる。規則的な
パターンのセグメント開口部３０を有しているディスク
２８の形式の静的なメカニカル・フィルタがＣＲＴのス
クリーン上に配されている。かくして、Ｃ！ＲＴ２６か
らの照射は隣接の光検知器３２上に周期的に落下して、
その結果としての短形波出力を生成させるが、そのパル
スは角回転の単位を通じてシャフトの回転を指示するも
のである。その回転単位はエンコーダ・ディスクのサイ
クル数とメカニカル・フィルタの開口数との積によって
３６００が除算されたものに等しいものであることは明
らかである。

この発明によれば、同様な分解能を得ることが可能にさ
れるとともに、高い電圧とコスト、および、ＣＲＴの比
較的もろい性質と大きいことといった不利益点が回避さ
れる。さらに、その分解能が拡大されることから、先行
技術では利用することのできなかった装置類に適用する
ことができる。

第３図には、シャフト角のエンコーダに適用されている
、この発明の実施例が概略的に示されている。エンコー
ダ・ディスク１０から導出された２個の出力信号２０お
よび２２が夫々のアナログ／ディジタル・コンバータ３
４　、３６　ニ加えられ、それらの出力はＦＲＯＭ　３
８をアドレスするために使用される。ＦＲＯＭのアドレ
スの内容が出力されるが、シャフト１２の回転につれて
アナログ／ディジタル・コンバータ３４　、３６の出力
が変動することから、ＦＲＯＭ　３８内の別異の場所が
アドレスされることになる。

ＦＲＯＭ内の各アドレスに蓄積されている情報は、シャ
フト１２の角回転を決定するようにされる２個のエンコ
ーダ信号２０と２２との間の補間の結果である。これら
の結果は、予め計算され、予め蓄積されている。大力の
アナログ／ディジタル・コンバータはクロック・システ
ムについて操作されるものであって、第３図にはクロッ
ク回路３９が示されている。ＦＲＯＭのアドレスは順環
しており、ＦＲＯＭ　３８からの出力は第２図の装置に
おける光検知器３２のそれに相似しているものであるこ
とから、第３図の簡単な装置では増分エンコーダだけが
設けられていることは明らかである。

しかしながら、ＦＲＯＭ内の適尚なアドレス位置に蓄積
されている情報は必ずしもシャフトの角回転を直接的に
指示する性質のものではないことから、この発明の実施
例は従来の装置に比べてはるかに用途が広いものである
。後続の回路に受入れられる形式で意味のある制御コマ
ンドを直接的に与えるこさができるものであることから
、エンコータが制御システム等で用いられるときには特
に有利なものである。これに加えて、蓄積された情報に
よっセ表わされているパラメータは、ＦＲＯＭの置換ま
たはＫＥＦＲＯＭ　（電気的′に消去可能なプログラマ
ブル・リード・オンリ・メモリ）の使用によって容易に
変化される。実際、当該ＦＲＯＭに８出力ビツトが与え
られているものとすると、１個のＦＲＯＭで８個の相異
なる補間ファクタを同時にコード化することができるか
、または、同様なファクタを種々の位相で出力させるこ
とができる。

ＦＲＯＭに蓄積されている情報は、これに加えて、エン
コーダにセルフ・チェックをさせる。

センサの出力が不所望に低かったり高かったりするとき
には、アナログ／ディジタル・コンバータの出力が、警
報を出すための出力ビットまたはコード化されたビット
を有するＦＲＯＭの部分をアドレスするようにされる。

このような装置は量子化エラー等についてのチェックの
ために使用される。

実際的な条件としてはアナログ／ディジタル・コンバー
タの操作速度が重要な考察事項であるけれども、エンコ
ーダの究極的な分解能はアナログ／ディジタル・コンバ
ータによって与えられる量子の基本単位に依存している
。かくして、エンコーダ・ディスクの各サイクルは、メ
モリ内で使用されるアドレスの数およびアナログ／ディ
ジタル・コンバータによって生成される特有なワードの
数によって細分化される。アナログ／ディジタル・コン
バータはｊ　ＯＯＭＨ２までにおいて操作される８ビツ
トまでの分解能をもって用いられるけれども、現在のこ
のような構成部品のコストは相当に高いものである。下
記は、上述された例よりも低いコストで用いられる適当
な構成部品の例である。

いわゆる「フラッシュ」式のアナログ／ディジタル・コ
ンバータは、６ビツトの分解能を有しており、その操作
速度は約１００ナノ秒である。また、 いわゆる「トラッキング」式のアナログ／ディジタル・
コンバータは、１０ビツトの分解能を有しており、その
操作速度は１マイクロ秒である。

適当なメモリ装置は匹敵するコストをもって使用するこ
とができる。例えば、バイポーラのＦＲＯＭであって、
６４Ｘ６４のマトリクス、４ビツトψワード、５０ナノ
秒程度のアクセス・タイムのものは、上記２例のものに
対してコスト的に匹敵するものである。このような高速
のアクセス・タイムを必要としない適用に対しては、相
当にコストの低いメモリ装置が適当である。

このようなメモリ装置の一例としては、０ＭＯ８のｌＰ
ＲＯＭであって、６４Ｘ６４のマトリクス、８ビツト・
ワード、５００ナノ秒程度のアクセス・タイムのものが
ある。

エンコーダの操作パラメータが分解能の限界および使用
される構成部品の操作速度に近接するにつれて、様々な
現象が明らかにされている。

マーク／スペース比は分解能の増大につれて変動する傾
向があり、また、大男のアナログ／ディジタル・コンバ
ータではクロック装置が用いられていることから、速度
の増大の結果とじてクロック現象がコンバータの出力に
現われ始める。しかしながら、このような影響は、大部
分の場合には、適当なアナログ／ディジタル・コンバー
タおよびＰＲＯＭの選択によって回避するこさができ、
また、先行技術が現に使用されている適用において注意
されるようにはならない。

特に、シャフト角エンコーダに対するこの発明の適用に
おいては、「光学的レゾルバ」によって得られたと同様
な分解能および精度が可能にされるとともに、より迅速
な応答性と分解能のはるかに秀れた柔軟性とが得られる
。この発明の実施例によれば秀れた分解能が可能となり
、抵抗、コンパレータおよびゲートが多過ぎることは回
避されるとともに、抵抗性リング内の位相関係に基づき
、先行の装置に固有のものとされているような、ドリフ
トが生じたときにコードが順序を外して現われるといっ
た付ずい的な危険性が回避される。

この発明によるエンコーダの特別に有利な点は、単一の
ディスク・サイクルから複数個の分解能を生じさせる能
力があることである。例えば、２Ｘ２，５００サイクル
のディスクは、適当な値をＦＲＯＭに蓄積しておくだけ
で、２Ｘ１０，０００．２　Ｘ　７５，０００．２Ｘ１
２，５００等の分解能を同時に生じさせるために使用す
ることができる。

この実施例の付加的な特徴は、メモリ装置には１個の象
限に対する補間の結果を蓄積することだけが必要とされ
るということである。各アナログ／ディジタル・コンバ
ータの出力の最上位ビットは入力サイクルの象限を指示
するために使用される。このことは第４図に例示されて
いる。２ビツトは象限を指示し、残りの２ビツトは当該
象限内のセクタを指示している。メモリ装置がデータに
限定されているときには、ある１個の象限（こ対する補
間の結果は、該アナログ／ディジタル・コンバータによ
るアドレス出力として交番象限に移行して、コンバーク
出力のひとつが完了されることになる。また、その符号
ビットが１であるときには各アドレスも完了されること
にされており、そのために、アドレスの軌跡は各家の終
端部に戻ることになる。

これは、第５図に例示されているようなゲートによって
達成される。この装置は、メモリ装置における全サイク
ルに対する情報の蓄積を回避することが所望されるとき
の、代替的な装置であるということが注意されるべきで
ある。

第４図に例示されているものは、ディスクの分解能の４
倍で求積矩形波を生成させるため、１サイクルのコード
化をすることである。外側のビットは、Ｗを補完してＢ
を生成させるのに先立つＦＲＯＭの出力を示している。

これは増分的なコード化の例である。この手順において
は、第５図におけるように、ＦＲＯＭ人カコードを補完
するために、符号ビットがどのようにして使用されるか
が示されており、各象限の境界において反射効果を生じ
るようにされる。第６図は、第４図および第５図のため
の真理値表である。

第７、第８および第９図には絶対コード化の補間が例示
されている。特に、第７図および第８図には、１個のデ
ィスク・パターンのサイクルを３２のコードにする補間
が例示されている。

第９図に例示されているものは、このような補間をさせ
るための装置であって、ディスク・パターンのサイクル
毎の１０２４のコード（１０ビツト）に伸長させる補間
に、１４ビツトの組数コードによる相関を加えるように
されている。

第５図の装置に含まれているものは、２個の６ビツトの
アナログ／ディジタル・コンバータ４０および４２と、
これらと−緒にされたＦＲＯＭ４４である。ＦＲＯＭ４
４には、ある１個の象限に対する補間だけが蓄積されて
おり、各アナログ／ディジタル・コンバータからの最上
位ビットＸおよびＹはＥＸ−ＯＲゲート４６に入力され
、その出力はＦＲＯＭ出力の信号ＷとともにＥＸ　−Ｏ
Ｒゲート４８に入力されている。各アナログ／ディジタ
ル・コンバータからの最上位ピッｌ−ＸＹは、夫々の真
／補完回路５０．５２をも駆動するものであって、象限
の境界の変化に対する必要に応じてアナログ／ディジタ
ル・コンバータの残り５ビツトに対して作用するように
される。

第６図の信号値テーブルは、第５図の回路において発生
された信号のディジタル値を示すものである。すなわち
、アナログ／ディジタル・コンバータの最上位ピッ１−
ｘおよびＹ、　　ＦＲＯＭの出力ＷおよびＶ、および、
最終的なエンコーダの出力ＡおよびＢである。簡単にす
るために、このテーブルは４倍の補間に限定されている
。

すなわち、エンコーダ・ディスクの各サイクルは実効的
に４サイクルに細分化され、第５図の回路からの最終的
な出力は２ビツト形式のものにされている。

８ビツトのアナログ／ディジタル・コンバークおよび４
０９６（６４Ｘ６４）ワードのＦＲＯＭを使用している
改良された実際のユニットは、８０倍の補間の実施をす
ることができる。

ＦＲＯＭからの分離した出力は、ディスク・パターンの
サイクル（または、ある１個の象限にわたってコード化
されるＦＲＯＭに対する％サイクル）毎に１個の短パル
スを与えるものであり、これはディスク・マーカととも
にゲートされて、分解能毎に１個のパルスを与えるよう
にされる。

また、第５図の回路はゼロ・マーカのような信号２をも
生じるようにされる。信号２は４人力ＮＡＮＤゲート５
６から導出されるものであるが、このゲート５３に対す
る入力は、アナログ／ディジタル・コンバータの最上位
ビットＸおよびＹ、　　ＦＲＯＭからの補助出力、およ
び、エンコーダ・ディスク検知器から導出されるマーカ
信号である。カウント出力状態の特定の組合せとの一致
が一般的には必要とされるけれども、実際には、ゼロ・
マーカ信号Ｚは広汎に選択された角度にわたって発生す
ることができる。

絶対エンコーダの補間のためには、ＦＲＯＭは第７図に
例示されているようにプログラムされる。

第８図でリストにされているものは、２個の符号ビット
と３個のＦＲＯＭ出力ビットとであって、後者を補完す
ることにより交番の象限においてえられるものである。

リストされているもので示されているものは、自然の２
進シーケンスがこれにより６個のＦＲＯＭより導出した
ビットからえられることであるが、通常の５ビツトの自
然の２進シーケンスを生成させるために、１個の符号ビ
ットは第２の半サイクルにおいて反転することが必要と
される。

言うまでもなく、第８図における主要な回路は第５図の
それと同様である。しかしながら、アナログ／ディジタ
ル・コンバータ５４および５６は８ビツトのデバイスと
して示されており、また、ＦＲＯＭ出力の補完を生成さ
せるためのＥＸ−ＯＲゲートを使用することに代えて、
より大きい（１２８Ｘ２５６）ＦＲＯＭ５８が使用サレ
テいる。符号ビットが１であるときには、ＦＲＯＭのア
ドレスはまだ補完されている。ＦＲＯＭ出力におけるよ
り多くのビットは絶対エンコーダを実現させるためにコ
ード化されることが必要であり、また、補間ビットは直
接的に読取られた粗放コードとの相関がとられなければ
ならない。

第８図の回路で例示されているものは、″１加算″技術
を使用して、自然の２進法でコード化されているＦＲＯ
Ｍワードとの相関を達成させるためのものである。これ
は比較的簡単な技術であって、ディスク上の１４個のト
ラックから読取られた信号である絶対エンコーダ・ディ
スクからの１４ビツトのグレイ信号から導出された出力
ワードは、自然の２進法が反転されたときの最下位の粗
放ビットが精細（補間された）ワードの最上位ビットと
は異なっているときに増加されるものである。実際には
、１４番目の粗放ビットは冗長ビットであって、相関の
ためにのみ使用されるものである。したがって、ＡＤＤ
−１回路からの１４番目の出力ビットは省略される。精
細な求積信号は、粗放コードの単位量毎に１個の半サイ
クルを有する付加的なトラックから導出されるものであ
る。典型的には、これに含まれているものは２Ｘ８１９
２サイクルである。アナログ／ディジタル・コンバータ
が８ビツトのものであることから、回路の出力容量は２
０ビツトの出力ワードである。分解能の実際的な限界は
自然の２進法での２１ビツトであるけれども、余分なビ
ットで２進化１０進コードを可能にして、例えば、０−
５５９９９９および０−６５９９９が使用される。第９
図における装置の入力部１−１４上で使用される組数信
号入力は、ブロック６０に含まれている夫々の増幅器に
よって増幅され、次いで、ブロック６２において２通信
号に変換される。２進への変換は、加算１の技術の使用
を可能なものとするために必要とされる。

この発明は上述された以外の光学的センサを使用するシ
ャフト角エンコーダに適当することができるものであり
、また、例えば磁気センサのような非光学的センサを使
用するエンコーダに適用することができる。代替的な光
学的センサの特別な例としては、エンコーダ・ディスク
が光源からの照射を偏向させるものがある。光検知器に
戻ると、その各々は、ディスクとの間に配された夫々の
偏向フィルタを有している。

これらのフィルタの偏向平面は、互いに４５°だけ傾斜
している。これはディスクの回転毎に２個の正弦的な求
積信号を生成させて、上述されたアナログ／ディジタル
・コンバークに加えるようにされる。

補間方法に内在するこの発明の広汎な原理が、シャフト
角エンコーダに対する適用において相当詳細に説明され
た。しかしながら、この発明の広汎な原理が多くの別異
のものについて等しく適用できるものであることは、当
業者にとって直ちに明らかにされることである。このよ
うな適用の例としては、シンクロ／ディジタル・コンバ
ータ、光学ファイバ・トランスジューサおよび電力計が
ある。

この発明についての広汎な概念の更に別異の適用は、シ
ンクロ／ディジタル・レゾルバにおける補間方法の使用
にある。これは第１０図に関して説明されている。

シンクロｅレゾルバは、Ａ、Ｏによって付勢されたとき
には２個の出力を生成させるものであリ、その双方は励
起周波数におけるものであるが、その振幅は夫々にシャ
フト角の正弦および余弦に比例しているものである。基
準（ロータ）励起と同期して（ステータ）出力をサンプ
リングすることにより、相対的な正弦波および余弦波が
得られる。これらのサンプリングされた電圧はディジタ
ル・ワードに変換され、前述されたように、適当にコー
ド化されたＦＲＯＭをアドレスするために使用されて、
絶対データまたは増分データを得るようにされる。

通常のレゾル／ディジタル変換技術に比べて、このよう
な装置は、特にフラッシュ式のアナログ／ディジタル・
コンバータが使用されるときには、特に高速で動作する
ことができる。計数動作や追跡動作が含まれていないこ
とから、このような１個の補間手段の中にいくつかのレ
ゾルバが多重化されているとしても、その変換時間は極
めて迅速なものにすることができる。

上述された２個の出力に代えて６相出力を有するシンク
ロ・レゾルバを使用することは、３個のアナログ／ディ
ジタル・コン７（−夕およびより複雑なＦＲＯＭのプロ
グラミング、または、スコツ１−−Ｔ式の変成器による
２相信号への減縮のいずれかによって適応される。

簡単ナレヅルハ／ディジタル・コン７（−夕装置は第１
０図に例示されている。レゾルノ（６６はオシレータ３
８からの入力を受入れる。このオシレータ３８はプログ
ラマ７０にも入力を与えている。プログラマ７０は、２
個のサンプル／ホールド回路７２．７４および２個のア
ナログ／ディジタル・コンバータ７６．７Ｂに対して制
御信号（タイミング信号）を加える。アナログ／ディジ
タル・コンバータからの出力はＦＲＯＭ８０をアドレス
して、最終的な出力ワードを生成させる。レゾルバ６６
からの出力は夫々のサンプル／ホールド回路７２．７４
に加えられ、これらの回路は、次いで、コンバータ７６
．７８に信号を供給する。コンバータ７６．７ＢとＦＲ
ＯＭ８０との間の処理は、この発明の別異の実施例につ
いて上述されたものと同様である。

第１１図および第１２図には、高い分解能のエンコーダ
出力を生成させるために、この発明による補間方法の適
用が例示されている。所望の出力は２個の正弦的な信号
の形式のものであって、求積状にされている。極めて高
い分解能の求積信号を直接的に生成させることのできる
エンコーダを製造することは極めて困難なことである。

しかしながら、第１１図の装置においては、正常なエン
コーダからの２個の求積信号Ａ、Ｂはディジタル化され
て、ディジタル化されたアナログ・シーケンスを出力さ
せるようにプログラムされているＲＯＭをアドレスする
ために使用される。このシーケンスはディジタル／アナ
ログ変換がなされて、出力信号Ｃ，Ｄを生成するように
される。この出力信号はなめらかな波形ではなく、小さ
い量子的な不連続性を示している。出力波形におけるこ
のような僅かな不完全性は減縮されて、実効的に感知さ
れない程のレベルにまでされる。第１２図には、４倍に
増大された分解能が例示されている。増幅軸における分
解能は、−Ｒ”ＯＭからの所要数の出力ビットを使用す
ることによって選択することができる。

角度軸の分解能は、量子化エラーに関連して上述された
態様で変動する。すなわち、角度の分解能は、ＲＯＭを
アドレスするために発生されたビットの数に依存してい
る。更に、この装置は分解能以外の変化をさせるために
、または、分解能に付加的な変化をさせるために使用す
ることができる。特に、出力波形の変化が達成される。

２個の出力信号間の位相を変化させることができる。位
相角の増倍をさせることができる。

すなわち、信号の周波数は整数ファクタによって増大さ
せることができる。これらの技術は、実質的に任意の入
力周波数範囲にわたって、種々の組合せで使用すること
ができる。

光学ファイバ・トランスジューサは、例えば、スパーク
の危険がなく、完全性の高いデータ伝送というような、
その安全性の特徴のために、産業上の重要性を増大させ
てきている。この発明による方法は、光学ファイバと一
緒に用いられる多くの実在する構成部品に固有の非直線
性を回避するために、光学ファイバ・トランスジューサ
の適用において使用することができる。

この発明による方法は、光学ファイバ信号の相対的な色
の内容、信号の振幅、または、信号の変調周波数を決定
するために使用することができる。

このような光学ファイバ装置には光学トランスジューサ
が組込まれており、その計測されるべきパラメータの値
で、トランスジューサによって伝送される光の波長が決
定される。その１例は格子式のモノクロメータであって
、これにより、角変位は波長の変化に変換される。した
がって、波長の変化の計測は、格子の角度位置が計測さ
れることを可能にする。線形的な変位はフレネル・ゾー
ン・プレートを使用することによって計測される。フレ
ネル・ゾーン・プレートは、各波長について単一の点に
おいて、全ての入射光の焦点を定める特性を有している
。

かくして、多重波長の入射光に対して、該プレートが線
形的に変移されるにつれて波長の変化が記鎌される。各
場合において、ある一方の光学ファイバは白色光を供給
するためζこ使用され、他方のファイバは狭い範囲で焦
点の定められた波長のものを集めるために使用される。

双方の例は、それらが光量から独立しており、波長の計
測だけが必要にされるという点で利益がある。

トランスジューサの出力が、相異なるスペクトル感度を
有する１対の検出器に向けられたときには、それらの検
出器からの出力はこの発明による装置のアナログ／ディ
ジタル・コンバータに対する入力を形成する。

更に別異の例として、この発明による方法は電圧計測機
器において使用することができる。

アナログ信号はディジタル信号に変換されて、ＦＲＯＭ
をアドレスするために使用される。ＦＲＯＭには訂正フ
ァクタが蓄積されていて、計測トランスジューサの応答
における非直線性を克服するようにされる。電流も同様
な態様で計測することができる。かくして、ＤＣ信号に
ついては、予めコード化され７ｉ：ＦＲＯＭをアドレス
する夫々のアナログ／ディジタル・コンバータを介して
、電力入力および電流入力の双方を使用することにより
、電力のディジタル的な読取りをすることができる。Ａ
Ｃ回路についてはパワー・ファクタを第３次元として使
用することが可能であり、これによりＡＣ電力について
の有意なディジタル的読取りがなされる。例えば、次元
毎に４人力の割当てを有する１２人力のＦＲＯＭを設け
ることにより、このような３次元的なアレイを簡単に用
意することができる。この技術は、変数の間で適当にＦ
ＲＯＭの入力を分割することにより、時間のような、更
に別異の次元にまで伸長させることができる。

以上の説明から認められるように、この発明による補間
方法は、極めて広汎な適用をすることができる強力なツ
ールであるということができる。

【図面の簡単な説明】

第１ａ図および第１ｂ図は、エンコーダ・ディスクの例
示図、第２図は、信号がＣＲＴに加えられる従来装置の
例示図、第３図は、この発明の一実施例のブロック図、
第４図は、１サイクルのコード化を４サイクルのものに
する増分求積信号の例示図、第５図は、減少されたメモ
リの蓄積とともに使用するために適合された増分エンコ
ーダのブロック図、第６図は、第５図の装置に関連した
信号値のテーブル図、第７図は、５ビツトのコードを用
いる１サイクルの、絶対コード化の例示図、第８図は、
第７図に示されているコード化に関連した信号値のテー
ブル図、第９図は、絶対エンコーダのブロック図、第１
０図は、シンクロ−ディジタル・レヅルバのブロック図
、第１１図は、２個の正弦的波形の分解能を増大するた
めの回路のブロック図、第１２図は、第１１図の回路の
入力および出力を示す波形図である。 １０・・エンコーダ・ディスク、１２・１シヤフト、１
４・・光源、１６．１８・・光検知器、２０．２２・・
出力信号、２４・・Ｘ−Ｙプレート、２６・・ＣＲ″８
．２８・・ディスク、３０・・セグメント開口部、６２
・・光検知器、３４゜６６・・アナログ／ディジタル・
コンバータ、３８・・リード・オンリ・メモリ、３９・
・クロック。 国Ｉ！の浄書（内容に変更なし） −１）、−１量介 ＦＩＧ、２．　　− ＦＩｏ　７ ＦＩｏ　６．　　　　　　　　　　　　　　　ＦＩＧ、
８゜ＦＩＧ、９゜ ＦＩＧ、１ｌ ＦＩＧ、１２ 手続補正書（方式） ％式％ １、事件の表示 昭和６１年特許願第１９５７３５号 ２、発明の名称 補間方法およびシャフト角エンコーダ ３、ｗＩ正をする者 事件との関係　　特許出願人 名　称　ミュアヘッド・ヴアクトリク・コンポーネンツ
・リミテッド ４、代理人〒１００ 住　所　東京都千代田区丸の内二丁目４番１号丸の内ビ
ルディング４階 ５、補正命令の日付 昭和６１年１０月２８日 ７、補正の内容 （１）別紙願書の通り、特許出願人の住所を訂正し、代
表者氏名を補充する。 （２）別紙委任状を提出する。 （３）願書に最初に添付した図面の浄書・別紙の通り（
内容に変更なしχ ８、添付書類の目録

Claims (1)

1. 【特許請求の範囲】 １、シャフト（１２）に固定されたエンコーダ・ディス
   ク（１０）とセンサ手段（１４、１８）であって該ディ
   スク（１０）により調整されて２個のアナログ出力信号
   （２０、２２）を生成させるもの、前記アナログ信号（
   ２０、２２）を夫々に複数個のビットを有するディジタ
   ル・ワードに変換するアナログ／ディジタル変換手段（
   ３４、３６）、該アナログ信号（２０、２２）の値の特
   定の組合せに対する補間の結果が夫々のアドレスに予め
   蓄積されているメモリ・デバイス（３８）、および、該
   ディジタル・ワードが入力されて対応の予め蓄積された
   結果が該メモリ・デバイス（３８）から出力されるよう
   にしたメモリ・アドレス手段（３８）が含まれているシ
   ャフト角エンコーダ。 ２、アナログ／ディジタル変換手段（３４、３６）は、
   ２個のアナログ信号（２０、２２）の各々に対する夫夫
   のアナログ／ディジタル・コンバータ（３４、３６）で
   あることを特徴とする特許請求の範囲第１項記載のエン
   コーダ。 ３、メモリ・デバイス（３８）はリード・オンリ・メモ
   リであることを特徴とする特許請求の範囲第１項または
   第２項記載のエンコーダ。 ４、前記蓄積された結果は後続の回路に対するコマンド
   信号の形式にされていることを特徴とする特許請求の範
   囲第１項ないし第３項の中のいずれか１項に記載のエン
   コーダ。 ５、ある所定のメモリ・アドレスにはエラー・メッセー
   ジが含まれており、アナログ／ディジタル変換手段（３
   ４、３６）からの信号がある所定の範囲外のものである
   ときには、このエラー・メッセージがメモリ・デバイス
   （３８）から出力されるようにしたことを特徴とする特
   許請求の範囲第１項ないし第４項の中のいずれか１項に
   記載のエンコーダ。 ６、メモリ・デバイス（３８）には１個の象限だけに対
   する補間の結果が蓄積されており、アドレス手段（３８
   ）には象限の境界におけるアドレス変化をさせるための
   手段が含まれていることを特徴とする特許請求の範囲第
   １項ないし第５項の中のいずれか１項に記載のエンコー
   ダ。 ７、エンコーダは絶対エンコーダであることを特徴とす
   る特許請求の範囲第１項ないし第６項の中のいずれか１
   項に記載のエンコーダ。 ８、各信号（２０、２２）をディジタル形式に変換する
   こと、および、変換された信号を使用して、該変換され
   た信号の値の特定の組合せに対する補間の結果が予め蓄
   積されている各アドレスにおいてメモリ・デバイス（３
   ８）をアドレスすることを特徴とする２個の信号（２０
   、２２）の間の補間方法。 ９、２個のアナログ信号を生成させるトランスジューサ
   手段を含んでいる線形エンコーダであって、前記アナロ
   グ信号を夫々に複数個のビットを有するディジタル・ワ
   ードに変換するアナログ／ディジタル変換手段（３４、
   ３６）、該アナログ信号の値の特定の組合せに対する補
   間の結果が夫々のアドレスに予め蓄積されているメモリ
   ・デバイス（３８）、および、該ディジタル・ワードが
   入力されて対応の予め蓄積された結果が該メモリ・デバ
   イス（３８）から出力されるようにしたメモリ・アドレ
   ス手段 （３８）によることを特徴とする線形エンコーダ。 １０、２個のアナログ信号を夫々に複数個のビットを有
   するディジタル・ワードに変換するアナログ／ディジタ
   ル変換手段（７６、７８）、該アナログ信号の値の特定
   の組合せに対する補間の結果が夫々のアドレスに予め蓄
   積されているメモリ・デバイス、および、該ディジタル
   ・ワードが入力されて対応の予め蓄積された結果が該メ
   モリ・デバイスから出力されるようにしたメモリ・アド
   レス手段によることを特徴とするシンクロ／ディジタル
   ・コンバータ。 １１、アナログ電圧および電流信号を夫々に複数個のビ
   ットを有するディジタル・ワードに変換するアナログ／
   ディジタル変換手段（３４、３６）、電圧および電流の
   特定の組合せに関連された電力が夫々のアドレスに予め
   蓄積されているメモリ・デバイス（３８）、および、該
   ディジタル・ワードが入力されて対応の予め蓄積された
   結果が該メモリ、デバイス（３８）から出力されるよう
   にしたメモリ・アドレス手段（３８）によることを特徴
   とするＤＣ電力メータ。 １２、アナログ／ディジタル変換手段（３４、３６）、
   電力の値が予め蓄積されているメモリ・デバイス（３８
   ）およびメモリ・アドレス手段（３８）からなり、アナ
   ログ電圧および電流信号が該アナログ／ディジタル変換
   手段（３４、３６）によって夫々に複数個のビットを有
   するディジタル・ワードに変換され、該メモリ・デバイ
   ス（３８）をアドレスするために該メモリ・アドレス手
   段（３８）によってパワー・ファクタ信号と一緒に使用
   されて、電圧、電流およびパワー・ファクタの特定の値
   に対応する電力を読取るようにされることを特徴とする
   ＡＣ電力メータ。 １３、前記２個の信号は色の内容を指示する補間の結果
   とともに光学信号から導出されることを特徴とする特許
   請求の範囲第８項記載の方法における光学信号の色の内
   容を決定する方法。 １４、前記２個の信号は振幅を指示する補間の結果とと
   もに光学信号から導出されることを特徴とする特許請求
   の範囲第８項記載の方法における光学信号の振幅を決定
   する方法。 １５、前記２個の信号は周波数を指示する補間の結果と
   ともに光学信号から導出されることを特徴とする特許請
   求の範囲第８項記載の方法における光学信号の周波数を
   決定する方法。