JPS621096A - デ−タ伝送装置 - Google Patents

デ−タ伝送装置

Info

Publication number
JPS621096A
JPS621096A JP13889885A JP13889885A JPS621096A JP S621096 A JPS621096 A JP S621096A JP 13889885 A JP13889885 A JP 13889885A JP 13889885 A JP13889885 A JP 13889885A JP S621096 A JPS621096 A JP S621096A
Authority
JP
Japan
Prior art keywords
data
transmission
block
ecr
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13889885A
Other languages
English (en)
Inventor
大塚 哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP13889885A priority Critical patent/JPS621096A/ja
Publication of JPS621096A publication Critical patent/JPS621096A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cash Registers Or Receiving Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野1 本発明は複数の電子機器、例えば、電子式キャッシュレ
ジスタからのデータを収集するデータ伝送装置に関する
ものである。
[従来技術] 従来、このようなデータ伝送装置としては、PO3(販
売時点情報管理)のインラインシステム等があるが、こ
のようなものは同一ライン上に違う売場、例えば食料品
売場と衣料品売場の各PO8端末が接続されている。
〔従来技術の問題点] しかしながらこのようなものでは、開店時においては、
衣料品売場は単品収集、食料品売場はスキャニングを夫
々行っており、インライン上のトラフィック量はかなり
多く、時にはPO3端末がインライン上にデータを出せ
ないため一時的にとまってしまうという問題点があった
この場合、各売場のラインを別々にすれば良いのだが、
そうすると、閉店時に各PO3端末の精算データをフロ
ッピーディスク装置等の特定の一つの機器に一括して収
集することができず、データ収集を円滑に行うことがで
きないという問題を生じてしまう。
[発明の目的] そこで、本発明の目的は、インライン上のトラフィック
量が多くてもデータ処理を円滑に行うことができ、しか
もデータ収集を一括して円滑に行うことのできるデータ
伝送装置を提供することにある。
[発明の要点] この目的を達成するため、本発明はデータ伝送ライン上
に制御部を設けて電子式キャッシュレジスタの各売場ご
と等のブロックを形成し、このブロックごとにデータ伝
送ラインの使用を可鮨とするとともに、各ブロック間で
伝送されるデータは上記制御部を介して伝送することを
要点とするものである。
[第一実施例の構成] 以下本発明の第一実施例について説明する。
第1図はデータ伝送装置の全体構成を示すもので1図中
1はハンドスキャナ2・・・・・・有するECR(電子
式キャッシュレジスタ)であり、このECR1・・・・
・・はデータ伝送ライン6を通じて相互に接続され、他
のECRIからのデータを収集して集計する1つのマス
タECR3と、データをこのマスタECR3に送る複数
のスレーブECR4・・・・・・とからなっており、マ
スクECR3には収集したデータを記憶しておくフロッ
ピーディスク装置5が接続されている。また、ECRに
は上記ハンドスキャナ2を有するもののほか定置式スキ
ャナ7・・・・・・を有するECR8もあり、このEC
R8・・・・・・もデータ伝送ライン6を通じて相互に
接続され、他のECR8からのデータを収集して集計す
る1つのマスタECR9とこのデータをこのマスクに送
る複数のスレーブECRIO・・・・・・とからなって
いる。
上記データ伝送ライン6上には制御部11が設けられ、
上記ECRはハンドスキャナ2・・・・・・を有するデ
ータ伝送装置ll・・・・・・と、定置式スキャナ7・
・・・・・を有するECR8・・・・・・とに分割され
、それぞれAブロックとBブロックが形成されている。
上記制御部11は第2図に示すように構成され、Aブロ
ックからのデータは伝送制御部12を介してCPU14
に与えられ、このCPU14によってRAM15に占き
込まれ、このデータがBブロックへ伝送すべきデータで
あればCPU14によって読み出され伝送制御部13を
介してBブロックに伝送される。上記伝送制御部12.
13は全く同じ構成で、各ブロックとの間で授受される
データパフファ16、バー7フア17を介してシフトレ
ジスタ18.19にプリセー、トされ、各プリセットは
夫々制御信号lNTl〜4に基き、コントローラ20.
21によって制御される。
この伝送されるデータのフォーマットは第3図に示すよ
うに、頭コードとエンドコードの間に行き先ブロックナ
ンバー、行き先ECRナンバー、送り元ブロックナンバ
ー、送り元ECRナンバー、伝送データ内容が形成され
ている。このデータは順番にCPU14内のBレジスタ
22にプリセットされ、頭コードがこのBレジスタ22
にプリセットされるとCレジスタ23にフラグが立てら
れ、行き先ブロックナンバーがBレジスタ22にプリセ
ットされるとこの行き先ブロックナンバーはDレジスタ
24にプリセットされ、送り元ブロックナンバーがBレ
ジスタ22にプリセットされるとこの送り元ブロックナ
ンへ−はEレジスタ25にプリセットされる。このCP
U14には他に、演算処理、各種制御処理を行うための
演算部26、制御部27が設けられ、制御部ll内には
各種伝送処理を行うためのプログラムが記憶されるRO
M28が設けられている。
上記ECR8は第4図に示すように構成され。
上記定置式スキャナ7より入力されたデータや、キーボ
ード29より入力されたデータは夫々スキャナi/F3
0、キーi/F 3 Lを介し、CPU32によってR
AM33にR/J書き込まれるほか、表示i/F34を
介して、表示部35に表示されたり、プリンタi/F3
6を介してプリンタ37に印字される。上記RAM33
内のデータはCPU32によって読み出され上記データ
伝送ライン6を通じて他のECR8や制御部11に出力
され、また他のECR8や制御部11からのデータはC
PU32によってRAM33に書き込まれる。ROM3
8にはCPU32が各種伝送処理を行うのに必要なプロ
グラム記憶されている。上記のECR1もハンドスキャ
ナ2の点を除いてはこれらECR8と同じ構成となって
いる。
[第一実施例の動作] 次に本実施例の動作について述べる。
制御部11の電源を投入すると、制御部11のCPU1
4は第5図に示すフロー処理を開始する。すなわち、C
PU14はレジスタ22〜25、RAM15をイニシャ
ライズして(ステップA1)、伝送制御部12.13を
受信可能状態とする(ステップA2、A3)、これによ
り、伝送制御部12.13のシフトレジスタ18.19
に各ブロックからのデータがプリセット可11となる。
いまBブロックのマスタECR9(ECRナンバー10
)から、AブロックのマスタECR3(ECRナンバー
15)へデータが発進されたとすると、このデータは行
き先ブO,クナンバー「A」、行き先ECRナンバーr
15J、送り先ブロックナンバー「B」、送り元ECR
ナンバー「10]となり、Bブロックを受は持つ伝送制
御部13のシフトレジスタ19にプリセットされる。す
ると、コントローラ21はCPU14に制御信号INT
3を出力し、これによりCPU14は第6図に記すフロ
ー処理を開始する。
すなわちCPU14は伝送制御部12の駆動を停止して
Aブロックからの受信を受けつけないようにしくステッ
プBl)、シフトレジスタ19内の伝送データをBレジ
スタ22にプリセットしていく(ステップB2)、そし
て、Cレジスタ23にフラグが立っていなければ頭コー
ドが得られた段階でCPU14はCレジスタ23にフラ
グを立て(ステップB3.B4)、次に「A」の行き先
ブロックナンバーが得られれば、CPU14はこの「A
」のナンバーをDレジスタ24にプリセットシ(ステッ
プB5.R6)、rB」の送り元ブロックナンバーが得
られれば、CPU14はこのrBJのナンバーをEレジ
スタ25にプリセットする(ステップB7.B8)。
次いで、CPU14は受信データをRAM15にプリセ
ットし、エンドコードが得られなければ、Dレジスタ2
4の行き先ブロー2クナンバーとEレジスタz5の送り
元ブロックナンバーとを比較する(ステップB9〜B1
1)、いま、行き先ブロックナンバーは「A」、送り先
ブロックナンバーは「B」であるから、CPU14は制
御部11を介してデータ伝送を行う必要のあることを判
別し、伝送制御部13の駆動を停止して伝送制御部12
を送信状態に設定しくステップB12)制御信号INT
4を伝送制御部12に出力して、後述するAブロックの
マスクECR3への送信処理を行う。
この場合、行き先ブロックナンバーと送り元ブロックナ
ンバーが同じであれば、CPU14は制御部11を介し
てデータ伝送行う必要のないことを判別し、レジスタ2
2〜25をイニシャライズして(ステップB13)、送
信処理は行わない。
このため、同一ブロック内でのデータ伝送は制御部11
を介さず行われ、データ伝達ライン6は制御部11によ
って遮断された形となる。
こうして、各ブロックごとにデータ伝送ライン6を使用
することができ、データ伝送を効率良く行うことができ
る。
また上述したように、CPU14は制御信号I NT4
を伝送制御部12に与えた後、第7図に示す送信処理を
開始する。すなわち、CPU14はAブロックのデータ
伝送ライン6上のデータをバッファ16に取り入れさせ
、データ伝送ライン6上にデータが伝送中であるか否か
を判別する(ステップC1,C2)、ここで、第8図を
基に制御部11からの伝送タイミングを説明する。まず
、第8図(a)、(b)、(c)はAブロックのマスタ
ECR3とスレーブECR4とのデータ送受信タイミン
グを示す図であり、通常マスタECR3はスレーブEC
R4の夫々に対して、順次送信データが有るか否かを一
定期間毎に間合せる処理を行なっている。この場合、マ
スタECR3からはスタートコード、間合せ先マシンナ
ンバー(11) 、エンドコードが伝送される。そして
、このデータを受信したスレーブECR4で伝送データ
が有る場合にはスタートコード、伝送布データを含むマ
シンナンバー(11)が伝送されてマスタECR3とス
レーブECR4のラインが接続されデータの送受信が行
なわ′れる。また、第8図(d)、(e)は制御部11
とマスタECR3とのデータ送受信タイミングを示す図
であり、制御fillは上記マスク、スレーブECR間
の伝送データ有無問合せ時のスレーブECR4からの送
信力データ伝送タイミングより少しずれたタイミングで
、しかも、ライト上にデータが無いと判断(制御部11
は上記少しずれたタイミングで送信布データを一定期間
毎に見ている為、ライン上に接続されている時にはデー
タが有る。)された場合、マスタECR3に対しデータ
伝送要求の問合せを行い(マスタECR3は制御部11
よりの間合せにより次よりのスレーブECRへの問合せ
を停止する。)この時、マスタECR3が空状態であれ
ば制御部11はマスタECR3へのデータ伝送を開始す
る。即ち、第8図左部に示すようにAブロックの中でデ
ータ伝送中であれば、送信処理を行わない、もし、第8
区名部に示すようにデータ伝送が終了して行われていな
ければ、送り先のAブロックのナンバー15の行き先マ
スタECR3に対し、データ送出の問合せを行い、マス
タECR3より応答があれば、ENDコードが得られる
までRAM15の内容をシフトレジスタ18にプリセッ
トして、データ伝送ライン6上に伝送させていく(ステ
ップ03〜C6)。
次いで、CPU14はRAM15、バッファ16、シフ
トレジスタ18をイニシャライズし、制御信号INT4
の出力を停止して、伝送制御部12.13を受信可能状
態とする(ステップC7、C8)。
こうして、異るブロック間で伝送されるデータは制御部
11を介して伝送され、データ伝送処理を円滑に行うこ
とができるとともに、データをマスクECR3に一括し
て集めることができる。なお、以上述べた伝送処理は、
第3図の16バイトの伝送データを4分割して、4バイ
トごとに行われる。
また、AブロックからBブロックへの伝送においても、
同様の処理が行われる。この場合、上記ステップB1で
は伝送制御部13の駆動停止が行われ、ステップB12
では伝送制御部12の駆動停止が行われ、伝送制御部1
3が送信状態に設定されて制gi信号INT2が出力さ
れるほか、ステップC7では制御信号INT4ではなく
制御信号INT2の出力が停止される。
[第二実施例] 第9図は第二実施例を示すものである0本実施例では、
各ECRをA、B、Cの3つのブロックに分け、各ブロ
ック間に制御部11を2つ設けたものである。
本実施例では3つのブロックの間でデータ伝送を行うこ
とができる。ブロック数を増やす時は、それに応じて制
御部11も増やせばよい。
[第三実施例] 第10図は第三実施例を示すものである0本実施例では
、Aブロックを他のスレーブECR4からデータを収集
するマスタECR3を1台のみとしたもので、各スレー
ブECR4・・・・・・からのデータが制御部11を介
してマスタECR3にプリセットされるとともに、マス
タECR3自身のデータもいったん制御部11に送った
後、マスタECR3に伝送されてプリセットされる。
このため、マスタECR3自身の登録データも他のスレ
ーブECR4の登録データと同じように処理することが
でき8いちいちデータをマスタECR3自身のものか、
他からのものかを判別して異なる処理をする必要がなく
なり、処理プログラムがそれだけ簡単となる。
[第四実施例] 第11図、第12図は第四実施例を示すものである0本
実施例では、各スレーブECR4、lOのデータを夫々
マスタECR3,9に収集して。
マスタECR3とマスタECR9の間でデータ伝送を行
うようにしたものである。この場合の伝送データフォー
マットは第12図に示すように、行き先ECRナンバー
と送り元ECRナンバーのほか通過コードのみで、行き
先ブロックナンバー、送り先ブロックナンバーはない、
この通過コードは一方のブロックから他のブロックへの
転送の時のみセットされ、これにより制御部11の通過
コード判断部39で制御部11の通過の必要なことが判
別され、上記通過コードは通過コード記憶部40にプリ
セットされるとともに、その通過の方向すなわちマスタ
ECR3からスレーブECR4又はスレーブECR4か
らマスタECR3の種別が通過方向記憶部41にプリセ
ットされる。そしてデータ伝送ライン6が空いた時にデ
ータ伝送が行われる。
本実施例では制御部11をデータが通過するとき、マス
タECR3とマスタECR9の間でデータ伝送が行われ
、他のECR間での伝送はありえず、その分データ処理
が簡単に済み、また行き先ブロックナンバー、送り元ブ
ロックナンバーも不要となって、単に通過が必要か否か
を示す通過コードで十分となる。
〔第五実施例] 第13図、第14図は第五実施例を示すものである0本
実施例では、各ECRをA、B、Cの3つのブロックに
分け、各ブロックの中心に制御部11を1台設けたもの
であり、これに応じ制御部11にはAブロック用の伝送
制御部12、Bブロック用の伝送制御部13のほか、C
ブロック用の伝送制御部42も設けられている。
本実施例では、1台の制御部11で3つのブロックの間
でデータ伝送を行うことができる。ブロック数を増やす
時は、それに応じて伝送制御部を増やせばよい。
なお、上記実施例では電子キャッシュレジスタのデータ
伝送に装置を適用したが、これに限られることはなく他
の電子機器に適用してもよい。
[発明の効果] 以上述べたように、本発明はデータ伝送ライン上に制u
4部を設けて電子機器、例えば、’tit子式キャッシ
ュレジスタの各売場ごと等のブロックを形成し、このブ
ロックごとにデータ伝送ラインの使用を可能とするとと
もに、各ブロック間で伝送されるデータは上記制御部を
介して伝送するようにしたから、各ブロックごとにデー
タ伝送ラインを占有できるから、ライン上のトラフィッ
ク量が多くてもデータ伝送処理を円滑に行うことができ
、しかも、各ブロックごとにデータ伝送ラインを占有し
たといっても、M14部によってブロック間のデータ伝
送を行うから、全データを一個所に一括して収集するこ
ともできる等の効果を奏する。
【図面の簡単な説明】
第1図〜第8図は、夫々第一実施例の全体構成図、制御
部11の回路図、伝送データフォーマット図、ECR8
の回路図、制御部11でのデータ送受信処理のフローチ
ャートの図、データ伝送のタイムチャートの図であり、
第9図は第二実施例の全体構成図、第10図は第三実施
例の全体構成図、第11図、第12図は第四実施例の全
体構成図、伝送データフォーマット図、第13図、第1
4図第五実施例の全体構成図、制御部11の回路図であ
る。 1.8・・・・・・ECR,3,9・・・・・・マスタ
ECR14,10・・・・・・スレーブECR15・・
・・・・フロッヒーディスク装置、6・・・・・・デー
タ伝送ライン、11・・・・・・制m部、12.13.
42・・・・・・伝送制御部、14・・・・・・CPU
、15・・・・・・RA、 M、39・・・・・・通過
コード判断部。 特許出願人  カシオ計算機株式会社 ひ“イf!先フーaツ7NQ @t Q)lq         、、す大、7’C)
y71N。 第2図 EC艮 第4図 イニシ〜ライス゛応工! 第5図 小10図 す−7%イ芭スΔ上! 第6図 テ―り■都C工1 第7図

Claims (1)

  1. 【特許請求の範囲】  複数の電子機器を接続したデータ伝送装置において、 この複数の電子機器のデータ伝送ライン上に設けられる
    制御部と、 この制御部内に設けられ、かつ上記各電子機器間で伝送
    されるデータのうち上記制御部によって分割形成される
    上記電子機器の2以上のブロックの異なるブロックの間
    で伝送されるデータの有無を判別する判別手段と、 上記制御部内に設けられ、かつ上記判別手段で上記伝送
    データのあることが判別されると、この伝送データを転
    送先に伝送する伝送手段とを具備してなることを特徴と
    するデータ伝送装置。
JP13889885A 1985-06-27 1985-06-27 デ−タ伝送装置 Pending JPS621096A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13889885A JPS621096A (ja) 1985-06-27 1985-06-27 デ−タ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13889885A JPS621096A (ja) 1985-06-27 1985-06-27 デ−タ伝送装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP4194956A Division JPH05334568A (ja) 1992-06-29 1992-06-29 データ伝送装置
JP19495592A Division JP2513391B2 (ja) 1992-06-29 1992-06-29 デ―タ伝送システム

Publications (1)

Publication Number Publication Date
JPS621096A true JPS621096A (ja) 1987-01-07

Family

ID=15232699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13889885A Pending JPS621096A (ja) 1985-06-27 1985-06-27 デ−タ伝送装置

Country Status (1)

Country Link
JP (1) JPS621096A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5454549A (en) * 1977-10-08 1979-04-28 Omron Tateisi Electronics Co Processing system for data collection miss
JPS57105076A (en) * 1980-12-22 1982-06-30 Tokyo Electric Co Ltd Remote display device
JPS5814271A (ja) * 1981-07-17 1983-01-27 Omron Tateisi Electronics Co キヤツシユレジスタ・システム
JPS5860372A (ja) * 1981-10-06 1983-04-09 Fujitsu Ltd 売上情報照会方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5454549A (en) * 1977-10-08 1979-04-28 Omron Tateisi Electronics Co Processing system for data collection miss
JPS57105076A (en) * 1980-12-22 1982-06-30 Tokyo Electric Co Ltd Remote display device
JPS5814271A (ja) * 1981-07-17 1983-01-27 Omron Tateisi Electronics Co キヤツシユレジスタ・システム
JPS5860372A (ja) * 1981-10-06 1983-04-09 Fujitsu Ltd 売上情報照会方式

Similar Documents

Publication Publication Date Title
US6272529B1 (en) Point-of-sale system and distributed computer network for same
US5216595A (en) System and method for integration of lottery terminals into point of sale systems
JPS6357824B2 (ja)
US20040122738A1 (en) Point-of-sale system and distributed computer network for same
JPS621096A (ja) デ−タ伝送装置
US20030079058A1 (en) Point-of-sale system and distributed computer network for same
CA2289950A1 (en) Point-of-sale system and distributed computer network for same
JP2772298B2 (ja) 販売時点情報管理用入出力制御方法及びこの方法を用いたレジスタ装置
JPH0681171B2 (ja) 伝送情報出力装置
JPH09163032A (ja) データ伝送方法及び表示装置
JP2513391B2 (ja) デ―タ伝送システム
JPH0682433B2 (ja) カ−ド認証端末群管理装置
JP2000082023A (ja) 通信衛星を経由したファイルデ―タ送受信システム
JP2566300B2 (ja) 商品販売データ処理装置
JPS6037642Y2 (ja) デ−タタ−ミナル
JPH079661B2 (ja) 取引処理装置
JP3293143B2 (ja) データ送信システム
JPH0340096A (ja) Posシステムの売上管理装置
JPS62547B2 (ja)
JP3200243B2 (ja) トータリゼータ装置
JPH01196694A (ja) 情報表示システム
JPS6153748B2 (ja)
JPH0642219B2 (ja) 装置診断方式
JPS6027982A (ja) オツズ表示機能を持つた自動発売機
JPH0528438B2 (ja)