JPS62109379A - 発光素子保護装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、発光素子と受光素子とを一対にしてマトリク
ス状に組み合わせて、その光を遮断することにより位置
検出をなす入力装置等に利用される発光素子保護装置に
関する。

（従来の技術） 従来、発光素子と受光素子とを複数個用いて位置検出を
なす光入力装置が提案されており、この光入力装置はｃ
ｐｕから出力される制御信号によってパルス駆動が行わ
れ、各発光素子に対し順次走査するものである。

（発明が解決しようとする問題点） しかるに、この種の光入力装置においては、発光素子の
パルス駆動の制御をＣＰＵで行っているので、成る１つ
の発光素子を発光させた状態でＣＰＵが暴走した場合、
この発光素子が発光したままの状態となったり、定格以
上のデユーティのパルス駆動すると、定格を越えるせん
頭重流が流れて発光素子の劣下或いは破壊の可能性があ
る。

（問題点を解決するための手段） 本発明は、複数個の発光素子をパルス駆動によって順次
走査する装置において、前記発光素子のＯＮ／ＯＦＦを
制御する第１制御信号と、該第１制御信号のＯＮ信号を
有効、無効とする第２制御信号がｃｐｕを介して出力さ
れ、この第２制御信号は、出力された後の所定期間（Ｔ
、）のみ前記ＯＮ信号を有効とし、該期間（’ｒ＋）の
後の所定期間ではＯＮ信号を無効とする一定期間以上間
隔をおいて出力されるパルス信号であり、前記ＣＰＵに
異状が発生して第２制御信号が異状パルスになると、こ
の異状パルスをもとに前記第１制御信号を発光素子の連
続発光を防止する信号に変換する変換回路を備えたもの
である。

前記異状パルスは、例えばある一定期間より小さな周期
で出力された状態やｒＨＪレベルのままになった状態を
いう。

（作用） ＣＰＵの暴走等で第２制御信号が出力されなくなると、
最後に出力された第２制御信号から成る期間の後に、発
光素子に対してＣＰＵから第１制御信号が出力されても
、この第１制御信号を変換回路の作用によって無効とす
る。また、ＣＰＵの暴走等で第２制御信号の周期が当初
の一定期間より小さくなるか或いは常にｒＨＪレベルの
状態であるときには、変換回路の作用によって予め決め
た繰り返し周期によって前記第１制御信号の有効、無効
を交互に繰り返す。

（実施例） 以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明に係る発光素子保護装置の実施例を示す
回路図である。

ＣＰＵ　（図示省略）から出力される第１制御信号ＳＩ
がＡＮＤゲート１を介して発光素子であるＬＥＤを点灯
させるだめの電流供給用のトランジスタＱ、に供給され
ている。この第１制御信号Ｓ。

はＬＥＤのＯＮ／ＯＦＦを制御するパルス信号である。

このトランジスタＱ１は抵抗Ｒ３〜Ｒ３によって適当な
バイアス設定がなされている。

一方、ＣＰＵからは、第２制御信号Ｓ２が出力されてお
り、この第２制御信号Ｓ２はＡＮＤゲート２を介し２つ
の単安定マルチバイブレータ３ａ。

３ｂに人力されている。この第２制御信号Ｓ２は、出力
された後の所定期間（ＴＩ）のみＬＥＤのＯＮ信号を有
効とし、該期間（Ｔ１）の後の所定期間（第２図ではＴ
、−Ｔの期間）はＯＮ信号を無効とする一定期間以上間
隔をおいて出力されるパルス信号である。それぞれの単
安定マルチバイブレータ３ａ、３ｂの出力がＡＮＤゲー
ト４によって論理積がとられ、前記ＡＮＤゲート１に入
力されている。華安定マルチバイブレーク３ｂの反転出
力型はＡＮＤゲート２に帰還されている。なお、これら
の単安定マルチバイブレーク３ａ、３ｂはリドリガーの
かからないものである。

以上の構成からなる発光素子保護装置において、通常の
動作のタイミングチャートを第２図に示している。第２
図において、ＣＰＵから第２制御信号Ｓ２を立ち上げる
と単安定マルチバイブレーク３ａの出力信号Ｓ４から期
間Ｔの正パルスが出力され、同時に単安定マルチバイブ
レーク３ｂから期間Ｔ１の信号Ｓ、が出力される。そし
て、信号Ｓ４と信号Ｓ６との論理積をとった信号Ｓ７が
「Ｈ」レベルのとき前記第１制御信号Ｓ１が有効となり
、第１制御信号Ｓ、がｒＨＪレベルの゛とき前記ＬＥＤ
が発光する。さらに、単安定マルチハイブレーク３ｂの
反転出力である信号Ｓ３がｒＬＪレベルの間は、第２制
御信号Ｓ２が立ち上がってもＡＮＤゲート２の出力であ
る信号Ｓ５は立ち上がらない。

第３図及び第４図はｃｐｕの暴走等によって信号波形が
異状状態になった場合の信号状態を示している。

第３図は、前記第１制御信号Ｓ、がｒＨＪレヘルのまま
で第２制御信号Ｓ２がパルスを出力しなくなった異状状
態を例示しており、この場合第２制御信号Ｓ２の立ち上
がり時（α）より約１田間（Ｔ）の後にはＬＥＤはＯＦ
Ｆ　される。

第４図は、第１制御信号Ｓ＋がβの時点より「Ｈ」レベ
ルのままとなり、第２制御信号Ｓ２が正常動作より短い
周期で変化する信号であるか、あるいはｒ　ＨＪレベル
のままとなった異状状態を例示しており、この場合、第
２制御信号Ｓ２の立ち上がりより期間Ｔ、の間は第２制
御信号Ｓ２の新たな立ち上がりを受けつけず、この期間
ＴＩが終了した時点で第２制御信号Ｓ２がｒＨＪレベル
であるとき、あるいは期間Ｔ１が終了した後に、第２制
御信号Ｓ２が立ち上がった点より期間Ｔの間第１制御信
号Ｓｌだけが有効となり、ＬＥＤは最悪Ｔ／Ｔ、のデユ
ーティでパルス駆動されて、連続点灯されない。

第５図及び第６図は、第１制御信号Ｓ、を前記第２制御
信号Ｓ２にも入力した場合にＣＰＵが暴走した時に、変
化する信号波形を示しており、この場合にも第３図及び
第４図で示した状態と同様にＬＥＤの連続点灯が防止さ
れる。

（発明の効果） 以上述べたように、本発明によれば、ＣＰＵの暴走等に
起因する発光素子の劣下及び破壊が有効に防止される。

【図面の簡単な説明】

第１図は本発明に係る発光素子保護装置の実施例を示す
回路図、第２図は同発光素子保護装置においてＣＰＵが
正常状態しているときの各信号波形を示すタイミングチ
ャート、第３図及び第４図はｃｐｕに異状が発生した場
合の各部の信号波形を示すタイミングチャート、第５図
及び第６図は他の実施例においてＣＰＵが暴走した場合
の各部の信号波形を示すタイミングチャートである。

Claims (1)

1. 【特許請求の範囲】 １）複数個の発光素子をパルス駆動によって順次走査す
   る装置において、 前記発光素子のＯＮ／ＯＦＦを制御する第１制御信号と
   、該第１制御信号のＯＮ信号を有効、無効とする第２制
   御信号がＣＰＵを介して出力され、 この第２制御信号は、出力された後の所定 期間（Ｔ＿１）のみ前記ＯＮ信号を有効とし、該期間（
   Ｔ＿１）の後の所定期間ではＯＮ信号を無効とする一定
   期間以上間隔をおいて出力されるパルス信号であり、前
   記ＣＰＵに異状が発生して第２制御信号が異状パルスに
   なると、この異状パルスをもとに前記第１制御信号を発
   光素子の連続発光を防止する信号に変換する変換回路を
   備えたことを特徴とする発光素子保護装置。 ２）前記第１制御信号と第２制御信号とを同一波形の信
   号とした特許請求の範囲第１項記載の発光素子保護装置
   。