JPS62108320A - Ｐｖｄ装置のバイアス回路 - Google Patents
Ｐｖｄ装置のバイアス回路Info
- Publication number
- JPS62108320A JPS62108320A JP24988485A JP24988485A JPS62108320A JP S62108320 A JPS62108320 A JP S62108320A JP 24988485 A JP24988485 A JP 24988485A JP 24988485 A JP24988485 A JP 24988485A JP S62108320 A JPS62108320 A JP S62108320A
- Authority
- JP
- Japan
- Prior art keywords
- current
- thyristor
- voltage
- crowbar
- pvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は半導体製造、金属めっき等に使用するＰＶＤ
装置におけるアーク電極およびアーク蒸着電極間にバイ
アス電圧を加えるためのＰＶＤ装置のバイアス回路に関
するものである。
装置におけるアーク電極およびアーク蒸着電極間にバイ
アス電圧を加えるためのＰＶＤ装置のバイアス回路に関
するものである。
従来の技術
従来のＰＶＤ装置のバイアス回路は、第３ＩＪ！Ｊに示
すように、交流電源１に限流インピーダンス素子２を介
して全波整流器３の交流端を接続し、全波整流器３の直
流端にクローバサイリスタ４を接続している。そして、
クローバサイリスタ４のアノードを電流検出器（直流変
流器、シャント抵抗等）５を介してＰＶＤ装置６の一方
のバイアス電圧端子６Ａに接続し、クローバサイリスタ
４のカソードを寒流インピーダンス素子７を介してＰＶ
Ｄ装Ｗｔ６の他方のバイアス電圧端子６Ｂに接続してい
る。また、電流検出器５の出力が点弧回路８に加えられ
、点弧回路８の出力がクローバゲートライン９を通して
クローバサイリスタ４のゲートに加えられている。
すように、交流電源１に限流インピーダンス素子２を介
して全波整流器３の交流端を接続し、全波整流器３の直
流端にクローバサイリスタ４を接続している。そして、
クローバサイリスタ４のアノードを電流検出器（直流変
流器、シャント抵抗等）５を介してＰＶＤ装置６の一方
のバイアス電圧端子６Ａに接続し、クローバサイリスタ
４のカソードを寒流インピーダンス素子７を介してＰＶ
Ｄ装Ｗｔ６の他方のバイアス電圧端子６Ｂに接続してい
る。また、電流検出器５の出力が点弧回路８に加えられ
、点弧回路８の出力がクローバゲートライン９を通して
クローバサイリスタ４のゲートに加えられている。
６Ｃはアーク電極、６Ｄはアーク蒸着電極、ｌＯはＰＶ
Ｄアークを示している。
Ｄアークを示している。
以下、このＰＶＤ装置のバイアス回路の動作を第４図に
基づいて説明する。第４図において、（Ａ）は交流電源
１の電圧Ｖ、を、（Ｂ）は限流インピーダンス素子２の
電圧ｖ２を、（Ｃ）はりローバサイリスタ４の両端間の
電圧ｖ４を、（Ｄ）はＰＶＤアーク１０の１１１流（電
流検出器５によりて検出される）Ｉ＋ｏを、（Ｅ）はク
ローバサイリスタ４の電流■、を、（Ｆ）はクローバサ
イリスタ４の点弧電流１４Ｇをそれぞれ示している。
基づいて説明する。第４図において、（Ａ）は交流電源
１の電圧Ｖ、を、（Ｂ）は限流インピーダンス素子２の
電圧ｖ２を、（Ｃ）はりローバサイリスタ４の両端間の
電圧ｖ４を、（Ｄ）はＰＶＤアーク１０の１１１流（電
流検出器５によりて検出される）Ｉ＋ｏを、（Ｅ）はク
ローバサイリスタ４の電流■、を、（Ｆ）はクローバサ
イリスタ４の点弧電流１４Ｇをそれぞれ示している。
このＰＶＤ装置のバイアス回路は、時刻ｔ１以前の正常
時においては、クローバサイリスタ４がオフであって、
交流電源ｌの電圧ｖ１を全波整流器３で整流した電圧、
すなわちクローバサイリスタ４の両端間の電圧ｖ４をＰ
ＶＤ装置６のアーク電極６Ｃおよびアーク蒸着電極６Ｄ
間にバイアス電圧端子６Ａ、６Ｂを介して加える。この
電圧ｖ４によって７−ク電極６Ｃおよびアーク蒸着電極
６Ｄ間にＰＶＤアークｌＯが生じ、寒流インピーダンス
素子７を通して電流１１［１が流れることになる。
時においては、クローバサイリスタ４がオフであって、
交流電源ｌの電圧ｖ１を全波整流器３で整流した電圧、
すなわちクローバサイリスタ４の両端間の電圧ｖ４をＰ
ＶＤ装置６のアーク電極６Ｃおよびアーク蒸着電極６Ｄ
間にバイアス電圧端子６Ａ、６Ｂを介して加える。この
電圧ｖ４によって７−ク電極６Ｃおよびアーク蒸着電極
６Ｄ間にＰＶＤアークｌＯが生じ、寒流インピーダンス
素子７を通して電流１１［１が流れることになる。
このときの電流ｒｌｏは電流検出器５で検出されて点弧
回路８に入力されるが、正常時（電極間閃絡が生じてい
ない状態）においては、電流１１０は閃絡検出レベルＩ
ＴＦＩより低いため、点弧回路８から出力される点弧電
流１４Ｇは零であってクローバサイリスタ４は点弧され
ず、クローバサイリスタ４はオフ状態を保持し、電流■
４も零のままである。このとき、限流インピーダンス素
子２には電圧■１から電圧ｖ４を引いた電圧ｖ２がかが
ることになる。
回路８に入力されるが、正常時（電極間閃絡が生じてい
ない状態）においては、電流１１０は閃絡検出レベルＩ
ＴＦＩより低いため、点弧回路８から出力される点弧電
流１４Ｇは零であってクローバサイリスタ４は点弧され
ず、クローバサイリスタ４はオフ状態を保持し、電流■
４も零のままである。このとき、限流インピーダンス素
子２には電圧■１から電圧ｖ４を引いた電圧ｖ２がかが
ることになる。
時刻ｔ１において、アーク電極６Ｃおよびアーク蒸着電
極６Ｄ間に閃絡が生じると、アーク電極６Ｃおよびアー
ク蒸着電極６Ｄ間に流れる電流Ｉ ｔｏが急増して閃絡
検出レベルＩＴＦＩを超えることになる。電流＋＋ｏが
閃絡検出レベルＩＴＦＩを超えたときに点弧回路８がク
ローバサイリスタ４のゲートにパルス状の点弧電流１４
Ｇを供給することになる。この結果、クローバサイリス
タ４がオフからオンへ短時間に移行し、クローバサイリ
スタ４に電流１４が流れ、ＰＶＤ装置６の電流＋１０は
寒流インピーダンス素子７によって速やかに塞流されて
零になる。このとき、クローバサイリスタ４の電圧ｖ４
が急激に下降して零になり、限流インピーダンス素子２
の電圧ｖ２は急上昇し、この後、交流電源１の電圧ｖ１
がほぼそのままかかることになる。
極６Ｄ間に閃絡が生じると、アーク電極６Ｃおよびアー
ク蒸着電極６Ｄ間に流れる電流Ｉ ｔｏが急増して閃絡
検出レベルＩＴＦＩを超えることになる。電流＋＋ｏが
閃絡検出レベルＩＴＦＩを超えたときに点弧回路８がク
ローバサイリスタ４のゲートにパルス状の点弧電流１４
Ｇを供給することになる。この結果、クローバサイリス
タ４がオフからオンへ短時間に移行し、クローバサイリ
スタ４に電流１４が流れ、ＰＶＤ装置６の電流＋１０は
寒流インピーダンス素子７によって速やかに塞流されて
零になる。このとき、クローバサイリスタ４の電圧ｖ４
が急激に下降して零になり、限流インピーダンス素子２
の電圧ｖ２は急上昇し、この後、交流電源１の電圧ｖ１
がほぼそのままかかることになる。
なお、クローバサイリスタ４がオフからオンへ移行する
のに少し時間がかかるため、ＰＶＤアークｌＯの電流１
１０は、閃絡検出レベル■τＨを多少オー°バーし、こ
の後急激に零まで減少することになる。
のに少し時間がかかるため、ＰＶＤアークｌＯの電流１
１０は、閃絡検出レベル■τＨを多少オー°バーし、こ
の後急激に零まで減少することになる。
また、第４図（Ｄ）において、破線は、アーク電極６Ｃ
およびアーク蒸着電極６Ｄ間が短絡したときの電流１１
０を示し、そのピーク値ＩＰ＋は、電圧Ｖ、を限流イン
ピーダンス素子２および寒流インピーダンス素子７の合
成インピーダンスで割った値となる。また、第４図（Ｅ
）において、破線はクローバサイリスタ４がオンとなっ
たときの電流１４を示し、そのピーク値ＩＰ２は、電圧
ｖｌを限流インピーダンス素子２のインピーダンスで割
った値となる。
およびアーク蒸着電極６Ｄ間が短絡したときの電流１１
０を示し、そのピーク値ＩＰ＋は、電圧Ｖ、を限流イン
ピーダンス素子２および寒流インピーダンス素子７の合
成インピーダンスで割った値となる。また、第４図（Ｅ
）において、破線はクローバサイリスタ４がオンとなっ
たときの電流１４を示し、そのピーク値ＩＰ２は、電圧
ｖｌを限流インピーダンス素子２のインピーダンスで割
った値となる。
時刻ｔ２において、点弧電流１４Ｇは零になるが、クロ
ーバサイリスタ４には依然として保持電流以上の電流Ｉ
、が流れているので、前記の状態が持続する。
ーバサイリスタ４には依然として保持電流以上の電流Ｉ
、が流れているので、前記の状態が持続する。
時刻ｔ３において、交流型ｉＭ １の電圧Ｖ１が零にな
ると、クローバサイリスタ４の電ｉ！ｉ！Ｉ ４が保持
電流以下になり、クローバサイリスタ４がターンオフし
、この後は正常状態に回復する。
ると、クローバサイリスタ４の電ｉ！ｉ！Ｉ ４が保持
電流以下になり、クローバサイリスタ４がターンオフし
、この後は正常状態に回復する。
上記の構成により、ＰＶＤ装置６に電極間閃絡が生じた
ときに、これを検出してクローバサイリスタ４を自動的
にオンにし、電極間閃絡を停止させて正常状態に回復さ
せることになる。
ときに、これを検出してクローバサイリスタ４を自動的
にオンにし、電極間閃絡を停止させて正常状態に回復さ
せることになる。
上記のような従来のＰＶＤ装置のバイアス回路は、電極
間閃絡を停止させて正常状態に回復させるものであるが
、交流電源１の電圧ｖ１が高く、クローバサイリスタ４
のＭ積電荷が多いときに、クローバサイリスタ４から電
源側のリード線等のインダクタンスが比較的大きい場合
には、電圧■１のゼロクロス時にもクローバサイリスタ
４の電流１４が保持電流以下にならず、したがってクロ
ーバサイリスタ４がターンオフせず、正常状態に回復し
ないという問題があった。なお、クローバサイリスタ４
の電流■４が保持電流以下にならないのｉ、リード線等
のインダクタンスに蓄積されているエネルギーが交流電
源１の電圧Ｖ！の向きと同一方向に重畳して続流を長引
かせ、クローバサイリスタ４がターンオフすべき電圧ｖ
Ｉのゼロクロス点でも順方向に電流が流れ続けるためで
ある。
間閃絡を停止させて正常状態に回復させるものであるが
、交流電源１の電圧ｖ１が高く、クローバサイリスタ４
のＭ積電荷が多いときに、クローバサイリスタ４から電
源側のリード線等のインダクタンスが比較的大きい場合
には、電圧■１のゼロクロス時にもクローバサイリスタ
４の電流１４が保持電流以下にならず、したがってクロ
ーバサイリスタ４がターンオフせず、正常状態に回復し
ないという問題があった。なお、クローバサイリスタ４
の電流■４が保持電流以下にならないのｉ、リード線等
のインダクタンスに蓄積されているエネルギーが交流電
源１の電圧Ｖ！の向きと同一方向に重畳して続流を長引
かせ、クローバサイリスタ４がターンオフすべき電圧ｖ
Ｉのゼロクロス点でも順方向に電流が流れ続けるためで
ある。
第５図はクローバサイリスタ４がターンオフしないとき
の各部の波形で、（Ａ）は交流電源１の電圧Ｖ、を、（
Ｂ）は限流インピーダンス素子２の電圧ｖ２を、（Ｃ）
はクローバサイリスタ４の両端の電圧■４を、（Ｄ）は
ＰＶＤアーク１０の電流１１０を、（Ｆ、）はクローバ
サイリスタ４の電７ＪＥ Ｉ ４ ヲ、（Ｆ）はクロー
バサイリスタ４の点弧電流ｒ４Ｇを示している。
の各部の波形で、（Ａ）は交流電源１の電圧Ｖ、を、（
Ｂ）は限流インピーダンス素子２の電圧ｖ２を、（Ｃ）
はクローバサイリスタ４の両端の電圧■４を、（Ｄ）は
ＰＶＤアーク１０の電流１１０を、（Ｆ、）はクローバ
サイリスタ４の電７ＪＥ Ｉ ４ ヲ、（Ｆ）はクロー
バサイリスタ４の点弧電流ｒ４Ｇを示している。
この図から明らかなように、時刻ｔ３において、電流Ｉ
４が零にならず、クローバサイリスタ４がターンオフせ
ず、電流１４が時刻ｔ３以後ずつと流れ続けている。こ
のため、電流１１０は時刻ｔ３以降も零のままで、正常
状態には回復しない。
４が零にならず、クローバサイリスタ４がターンオフせ
ず、電流１４が時刻ｔ３以後ずつと流れ続けている。こ
のため、電流１１０は時刻ｔ３以降も零のままで、正常
状態には回復しない。
上記のようなターンオフ失敗が生じた場合には、交流電
＃ｌをいったん遮断しなければ、正常状態に回復しない
。
＃ｌをいったん遮断しなければ、正常状態に回復しない
。
この発明の目的は、ＰＶＤ装置の電極間閃絡停止後正常
状態に確実に回復させることができるＰＶＤ装置のバイ
アス回路を提供することである。
状態に確実に回復させることができるＰＶＤ装置のバイ
アス回路を提供することである。
問題点を解決するための手段
この発明のＰＶＤ装置のバイアス回路は、交流電源と、
この交流電源に限流インピーダンス素子を介して接続し
たサイリスタクローバスイッチと、このサイリスタクロ
ーパスインチの両端に寒流インピーダンス素子を介して
交流端を接続し直流端をＰＶＤ装置のバイアス電圧端子
に接続した全波整流器と、前記ＰＶＤ装置の電極間閃絡
を検出して前記サイリスタクローバスイッチにパルス状
の点弧電流を加える点弧回路とを備えている。
この交流電源に限流インピーダンス素子を介して接続し
たサイリスタクローバスイッチと、このサイリスタクロ
ーパスインチの両端に寒流インピーダンス素子を介して
交流端を接続し直流端をＰＶＤ装置のバイアス電圧端子
に接続した全波整流器と、前記ＰＶＤ装置の電極間閃絡
を検出して前記サイリスタクローバスイッチにパルス状
の点弧電流を加える点弧回路とを備えている。
作用
この発明の構成によれば、ＰＶＤ装置のバイアス電圧端
子間を寒流インピーダンス素子を介して短絡するサイリ
スタクローバスイッチを全波整流器の交流側に配置した
ため、サイリスククローバスイッチに全波整流電圧でな
く交流電圧が加わることになり、交流電圧の極性が変わ
った時点でサイリスククローバスイッチに強制的に逆電
流が流れ、サイリスククローバスイッチが確実にターン
オフされ、ＰＶＤ装置の電極間閃絡停止後正常状筋に確
実に回復させることができる。
子間を寒流インピーダンス素子を介して短絡するサイリ
スタクローバスイッチを全波整流器の交流側に配置した
ため、サイリスククローバスイッチに全波整流電圧でな
く交流電圧が加わることになり、交流電圧の極性が変わ
った時点でサイリスククローバスイッチに強制的に逆電
流が流れ、サイリスククローバスイッチが確実にターン
オフされ、ＰＶＤ装置の電極間閃絡停止後正常状筋に確
実に回復させることができる。
実施例
この発明の一実施例を第１図および第２図に基“づいて
説明する。このＰＶＤ装置のバイアス装置は、第１図に
示すように、交流電源ｌと、この交流電＃１に限流イン
ピーダンス素子２を介して接続したサイリスタクローパ
スインチ１２と、このサイリスククローバスイッチ１２
の両端に塞流インピーダンス素子７を介して交流端を接
続し直流端をＰＶＤ装置６のバイアス電圧端子６Ａ、６
Ｂに接続した全波整流器３と、前記ＰＶＤ装置６の電極
間閃絡を検出して前記サイリスククローバスイッチ１２
に点弧パルスを加える点弧回路８とを備えている。
説明する。このＰＶＤ装置のバイアス装置は、第１図に
示すように、交流電源ｌと、この交流電＃１に限流イン
ピーダンス素子２を介して接続したサイリスタクローパ
スインチ１２と、このサイリスククローバスイッチ１２
の両端に塞流インピーダンス素子７を介して交流端を接
続し直流端をＰＶＤ装置６のバイアス電圧端子６Ａ、６
Ｂに接続した全波整流器３と、前記ＰＶＤ装置６の電極
間閃絡を検出して前記サイリスククローバスイッチ１２
に点弧パルスを加える点弧回路８とを備えている。
サイリスククローバスイッチ１２は、逆並列接続した２
個のクローバサイリスタ１２Ａ、１２Ｂからなり、点弧
回路８よりクローバゲートライン１１Ａ、ＩＩＢを通し
てクローバサイリスタ１２Ａ。
個のクローバサイリスタ１２Ａ、１２Ｂからなり、点弧
回路８よりクローバゲートライン１１Ａ、ＩＩＢを通し
てクローバサイリスタ１２Ａ。
１２Ｂの各ゲートに点弧電流が供給される。
全波整流器３はブリッジ接続した４個のダイオードから
なり、正側直流端が接地されている。寒流インピーダン
ス素子７は、インダクタンス、抵抗、ダイオード等で構
成され、閃絡電流をすみやかに零にするために設けられ
ている。
なり、正側直流端が接地されている。寒流インピーダン
ス素子７は、インダクタンス、抵抗、ダイオード等で構
成され、閃絡電流をすみやかに零にするために設けられ
ている。
点弧回路８は、全波整流器３の正側直流端とＰＶＤ装置
６のバイアス電圧端子６Ａとの間に設けた電流検出器（
直流変流器、シャント抵抗等）５の出力を入力とし、Ｐ
ＶＤ装置６のアーク電極６Ｃおよびアーク薄着電極６Ｄ
間に流れる電流１１０が閃絡検出レベル１丁Ｈを超えた
ときにクローバサイリスタ１２Ａ、１２Ｂに点弧電流１
１２Ｇを供給するようになっている。１０はＰＶＤアー
クである。
６のバイアス電圧端子６Ａとの間に設けた電流検出器（
直流変流器、シャント抵抗等）５の出力を入力とし、Ｐ
ＶＤ装置６のアーク電極６Ｃおよびアーク薄着電極６Ｄ
間に流れる電流１１０が閃絡検出レベル１丁Ｈを超えた
ときにクローバサイリスタ１２Ａ、１２Ｂに点弧電流１
１２Ｇを供給するようになっている。１０はＰＶＤアー
クである。
以下、この実施例の動作を第２図を参照して説明する。
第２図において、（Ａ）は交流電源ｌの電圧ｖ１を、（
Ｂ）は限流インピーダンス素子２の電圧■２−を、（Ｃ
）はサイリスククローバスイッチ１２の両端の電圧ＶＩ
２を、（Ｄ）は全波整流器３の直流端の電圧ｖ３を、（
Ｅ）はＰＶＤアークｌＯの電流１１０を、（Ｆ）はクロ
ーバサイリスタ１２Ａの電流＋１２＾を、（Ｇ）はクロ
ーバサイリスタ１２Ａ、１２Ｂの点弧電流１１２Ｇをそ
れぞれ示している。
Ｂ）は限流インピーダンス素子２の電圧■２−を、（Ｃ
）はサイリスククローバスイッチ１２の両端の電圧ＶＩ
２を、（Ｄ）は全波整流器３の直流端の電圧ｖ３を、（
Ｅ）はＰＶＤアークｌＯの電流１１０を、（Ｆ）はクロ
ーバサイリスタ１２Ａの電流＋１２＾を、（Ｇ）はクロ
ーバサイリスタ１２Ａ、１２Ｂの点弧電流１１２Ｇをそ
れぞれ示している。
このＰＶＤ装置のバイアス回路は、時刻ｔ１以前の正常
時においては、クローバサイリスタ１２＾。
時においては、クローバサイリスタ１２＾。
１２Ｂがオフであって、交流電源ｌの電圧Ｖ１をすなわ
ちクローバサイリスタ１２Ａ、１２Ｂの両端電圧ＶＩ２
を全波整流器３で整流した電圧ｖ３をＰＶＤ装置６のア
ーク電極６Ｃおよびアーク蒸着電極６Ｄ間にバイアス電
圧端子６Ａ、６Ｂを介して加える。この電圧ｖ３によっ
てアーク電極６Ｃおよびアーク蒸着電極６Ｄ間にＰＶＤ
アーク１０が生じ、寒流インピーダンス素子７を通して
電流１１０が流れることになる。このときの電流１１０
は電流検出器５で検出されて点弧回路８に入力されるが
、正常時（電極間閃絡が生じていない状態）においては
、電流＋１０は閃絡検出レベルＩＴＦＩより低いため、
点弧回路８から出力される点弧電流１１２Ｇは零であっ
てクローバサイリスタ１２Ａ。
ちクローバサイリスタ１２Ａ、１２Ｂの両端電圧ＶＩ２
を全波整流器３で整流した電圧ｖ３をＰＶＤ装置６のア
ーク電極６Ｃおよびアーク蒸着電極６Ｄ間にバイアス電
圧端子６Ａ、６Ｂを介して加える。この電圧ｖ３によっ
てアーク電極６Ｃおよびアーク蒸着電極６Ｄ間にＰＶＤ
アーク１０が生じ、寒流インピーダンス素子７を通して
電流１１０が流れることになる。このときの電流１１０
は電流検出器５で検出されて点弧回路８に入力されるが
、正常時（電極間閃絡が生じていない状態）においては
、電流＋１０は閃絡検出レベルＩＴＦＩより低いため、
点弧回路８から出力される点弧電流１１２Ｇは零であっ
てクローバサイリスタ１２Ａ。
１２Ｂは点弧されず、クローバサイリスタ１２Ａ。
１２Ｂはオフ状態を保持し、電流＋１２＾も零のままで
ある。このとき、限流インピーダンス素子２には電圧ｖ
１から電圧Ｖ１２を引いた電圧■２がかかることになる
。
ある。このとき、限流インピーダンス素子２には電圧ｖ
１から電圧Ｖ１２を引いた電圧■２がかかることになる
。
時刻ｔ１において、アーク電極６Ｃおよびアーク蒸着電
極６Ｄ間に閃絡が生じると、アーク電極６Ｃおよびアー
ク蒸着電極６Ｄ間に流れる電流ｒｈｏが急増して閃絡検
出レベルＩＴＩ’ｌを超えることになる。電流＋１０が
閃絡検出レベルｒｔａを超えたときに点弧回路８がクロ
ーバサイリスタ１２Ａ。
極６Ｄ間に閃絡が生じると、アーク電極６Ｃおよびアー
ク蒸着電極６Ｄ間に流れる電流ｒｈｏが急増して閃絡検
出レベルＩＴＩ’ｌを超えることになる。電流＋１０が
閃絡検出レベルｒｔａを超えたときに点弧回路８がクロ
ーバサイリスタ１２Ａ。
１２Ｂのゲートにパルス状の点弧電流１１２Ｇを供給す
ることになる。この結果、電圧ｖ１に対して順極性のク
ローバサイリスタ１２Ａがオフからオンへ短時間に移行
し、クローバサイリスタ１２Ａに電流１１２Ａが流れ、
ＰＶＤ装置６の電流１１０は塞流インピーダンス素子７
によって速やかに寒流されて零になる。このとき、クロ
ーバサイリスタ１２Ａの両端の電圧Ｖ１２が急激に下降
して零になり、限流インピーダンス素子２の電圧ｖ２は
急上昇し、この後、交流電圧１の電圧■１がほぼそのま
まかかることになる。また、全波整流器３の直流端の電
圧ｖ３は、電圧Ｖ１２を全波整流した電圧となる。
ることになる。この結果、電圧ｖ１に対して順極性のク
ローバサイリスタ１２Ａがオフからオンへ短時間に移行
し、クローバサイリスタ１２Ａに電流１１２Ａが流れ、
ＰＶＤ装置６の電流１１０は塞流インピーダンス素子７
によって速やかに寒流されて零になる。このとき、クロ
ーバサイリスタ１２Ａの両端の電圧Ｖ１２が急激に下降
して零になり、限流インピーダンス素子２の電圧ｖ２は
急上昇し、この後、交流電圧１の電圧■１がほぼそのま
まかかることになる。また、全波整流器３の直流端の電
圧ｖ３は、電圧Ｖ１２を全波整流した電圧となる。
なお、クローバサイリスタ１２Ａがオフからオンへ移行
するのに少し時間がかかるため、ＰＶＤアーク１０の電
流＋１０は、閃絡検出レベルＩＴＦＩを多少オーバーし
、この後急激に零まで減少することになる。
するのに少し時間がかかるため、ＰＶＤアーク１０の電
流＋１０は、閃絡検出レベルＩＴＦＩを多少オーバーし
、この後急激に零まで減少することになる。
また、第２図（Ｅ）において、破線は、アーク電極６Ｃ
およびアーク蒸着電極６Ｄ間が短絡したときの電流ＩＰ
＋を示し、そのピーク値は、電圧ｖ１を限流インピーダ
ンス素子２および寒流インピーダンス素子７の合成イン
ピーダンスで割った値となる。また、第２図（Ｆ）にあ
・いて、破線はクローバサイリスタ１２Ａがオンとなっ
たときの電流１１２Ａを示し、そのピーク値ＩＰ２は、
電圧■！を限流インピーダンス素子２のインピーダンス
で割った値となる。
およびアーク蒸着電極６Ｄ間が短絡したときの電流ＩＰ
＋を示し、そのピーク値は、電圧ｖ１を限流インピーダ
ンス素子２および寒流インピーダンス素子７の合成イン
ピーダンスで割った値となる。また、第２図（Ｆ）にあ
・いて、破線はクローバサイリスタ１２Ａがオンとなっ
たときの電流１１２Ａを示し、そのピーク値ＩＰ２は、
電圧■！を限流インピーダンス素子２のインピーダンス
で割った値となる。
時刻ｔ２において、点弧電流！１２Ｇは零になるが、ク
ローバサイリスタ１２Ａには依然として、保持電流以上
の電流１１２Ａが流れているので、前記の状態が持続す
る。なお、電圧Ｖ、に対して逆極性のクローバサイリス
タ１２Ｂはゲート電流ｆ１２Ｇが供給されてもターンオ
ンしない。
ローバサイリスタ１２Ａには依然として、保持電流以上
の電流１１２Ａが流れているので、前記の状態が持続す
る。なお、電圧Ｖ、に対して逆極性のクローバサイリス
タ１２Ｂはゲート電流ｆ１２Ｇが供給されてもターンオ
ンしない。
時刻ｔ３を過ぎて、交流電源１の電圧ｖ１の極性が反転
すると、クローバサイリスタ１２Ａの電流＋１２＾が保
持電流以下になり、さらに逆電流が流れ込み、クローバ
サイリスタ１２Ａが確実にターンオフし、この後は正常
状態に回復する。
すると、クローバサイリスタ１２Ａの電流＋１２＾が保
持電流以下になり、さらに逆電流が流れ込み、クローバ
サイリスタ１２Ａが確実にターンオフし、この後は正常
状態に回復する。
上記の構成により、ＰＶＤ装ｆｆ１ｏに電極間閃絡が生
じたときに、これを検出してサイリスタクローバスイッ
チ１２を自動的にオンにし、電極間閃絡を停止させて正
常状態に回復させることになる。
じたときに、これを検出してサイリスタクローバスイッ
チ１２を自動的にオンにし、電極間閃絡を停止させて正
常状態に回復させることになる。
なお、電極間閃絡が交流電源１の電圧Ｖ、が負極性のと
きに生じたのであれば、クローバサイリスタ１２Ｂがタ
ーンオンして閃絡を停止させることになる。
きに生じたのであれば、クローバサイリスタ１２Ｂがタ
ーンオンして閃絡を停止させることになる。
この実施例は、ＰＶＤ装置６のバイアス電圧端子６Ａ、
６Ｂを寒流インピーダンス素子７を介して短絡するサイ
リスタクローバスイッチ１２を全波整流器３の交流側に
配置したため、サイリスタクローバスイッチ１２に全波
整流電圧でなく交流電圧が加わることになり、交流電圧
の極性が変わった時点でサイリスタクローバスイッチ１
２に強制的に逆電流が流れ、サイリスタクローバスイッ
チ１２が確実にターンオフされ、ＰＶＤ装置６の電極間
閃絡停止後正常状態に確実に回復させることができる。
６Ｂを寒流インピーダンス素子７を介して短絡するサイ
リスタクローバスイッチ１２を全波整流器３の交流側に
配置したため、サイリスタクローバスイッチ１２に全波
整流電圧でなく交流電圧が加わることになり、交流電圧
の極性が変わった時点でサイリスタクローバスイッチ１
２に強制的に逆電流が流れ、サイリスタクローバスイッ
チ１２が確実にターンオフされ、ＰＶＤ装置６の電極間
閃絡停止後正常状態に確実に回復させることができる。
なお、上記実施例では、ＰＶＤアーク１０の電流＋１０
が閃絡検出レベルＩＴＦＩを超えたことを検出してサイ
リスタクローバスイッチ１２をターンオンさせるように
したが、電流１１０の旬配が所定値を超えたことを検出
してサイリスククローバスイッチ１２をターンオンさせ
るようにしてもよい。
が閃絡検出レベルＩＴＦＩを超えたことを検出してサイ
リスタクローバスイッチ１２をターンオンさせるように
したが、電流１１０の旬配が所定値を超えたことを検出
してサイリスククローバスイッチ１２をターンオンさせ
るようにしてもよい。
また、第２図は、クローバサイリスタ１２Ａへ与える点
弧電流Ｔｌ２Ｇの時間幅がｔ３−ｔ、より短い場合の波
形図を示しているが、点弧電流１１２Ｇの時間幅の設定
または閃絡の発生タイミングにより、点弧電流１１２Ｇ
の時間幅がｔ３−ｔｌより長くなる場合もある。例えば
、点弧電流１１２Ｇの時間幅がｔ３−ｔ、より長く、ま
た電源半周期よりも長く１周期よりも短い場合には、サ
イリスククローバスイッチ１２のオン期間（クローバ期
間）が電源半周期よりも長＜１．５サイクルより短くな
る。
弧電流Ｔｌ２Ｇの時間幅がｔ３−ｔ、より短い場合の波
形図を示しているが、点弧電流１１２Ｇの時間幅の設定
または閃絡の発生タイミングにより、点弧電流１１２Ｇ
の時間幅がｔ３−ｔｌより長くなる場合もある。例えば
、点弧電流１１２Ｇの時間幅がｔ３−ｔ、より長く、ま
た電源半周期よりも長く１周期よりも短い場合には、サ
イリスククローバスイッチ１２のオン期間（クローバ期
間）が電源半周期よりも長＜１．５サイクルより短くな
る。
発明の効果
この発明のＰＶＤ装置のバイアス回路によれば、ＰＶＤ
装置のバイアス電圧端子間を寒流インピーダンス素子を
介して短絡するサイリスタクローバスイッチを全波整流
器の交流側に配置したため、サイリスククローバスイッ
チに全波整流電圧でなく交流電圧が加わることになり、
交流電圧の極性が変わった時点でサイリスタクローバス
イッチに強制的に逆電流が流れ、サイリスククローバス
イッチが確実にターンオフされ、ＰＶＤ装置の電極間閃
絡停止後正常状態に確実に回復させることができる。
装置のバイアス電圧端子間を寒流インピーダンス素子を
介して短絡するサイリスタクローバスイッチを全波整流
器の交流側に配置したため、サイリスククローバスイッ
チに全波整流電圧でなく交流電圧が加わることになり、
交流電圧の極性が変わった時点でサイリスタクローバス
イッチに強制的に逆電流が流れ、サイリスククローバス
イッチが確実にターンオフされ、ＰＶＤ装置の電極間閃
絡停止後正常状態に確実に回復させることができる。
第１図はこの発明の一実施例の回路図、第２図はその各
部の波形図、第３図は従来のＰＶＤ装置のバイアス回路
の回路図、第４図および第５図はその各部の波形図であ
る。 ■・・・交流電源、２・・・ｉ流インピーダンス素子、
３・・・全波！！流器、６・・・ＰＶＤ装置、６Ａ、６
Ｂ・・・バイアス電圧端子、７・・・寒流インピーダン
ス素子、８・・・点弧回路、１２・・・サイリスククロ
ーバスイッチ 代 理 人 弁理士 ｇ升暎天壬ｆ’１ｊｌ：’：ｆ
：１・・−２犬Ｕ １２・−寸イリスククＯ−１〜゛スイッ÷第１図 第３図 −〇 〉 へ 臂 ０ く 。 〉〉エー一
部の波形図、第３図は従来のＰＶＤ装置のバイアス回路
の回路図、第４図および第５図はその各部の波形図であ
る。 ■・・・交流電源、２・・・ｉ流インピーダンス素子、
３・・・全波！！流器、６・・・ＰＶＤ装置、６Ａ、６
Ｂ・・・バイアス電圧端子、７・・・寒流インピーダン
ス素子、８・・・点弧回路、１２・・・サイリスククロ
ーバスイッチ 代 理 人 弁理士 ｇ升暎天壬ｆ’１ｊｌ：’：ｆ
：１・・−２犬Ｕ １２・−寸イリスククＯ−１〜゛スイッ÷第１図 第３図 −〇 〉 へ 臂 ０ く 。 〉〉エー一
Claims (1)
- 交流電源と、この交流電源に限流インピーダンス素子を
介して接続したサイリスタクローバスイッチと、このサ
イリスタクローバスイッチの両端に塞流インピーダンス
素子を介して交流端を接続し直流端をＰＶＤ装置のバイ
アス電圧端子に接続した全波整流器と、前記ＰＶＤ装置
の電極間閃絡を検出して前記サイリスタクローバスイッ
チにパルス状の点弧電流を加える点弧回路とを備えたＰ
ＶＤ装置のバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249884A JPH0760350B2 (ja) | 1985-11-07 | 1985-11-07 | Ｐｖｄ装置のバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249884A JPH0760350B2 (ja) | 1985-11-07 | 1985-11-07 | Ｐｖｄ装置のバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62108320A true JPS62108320A (ja) | 1987-05-19 |
| JPH0760350B2 JPH0760350B2 (ja) | 1995-06-28 |
Family
ID=17199637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249884A Expired - Fee Related JPH0760350B2 (ja) | 1985-11-07 | 1985-11-07 | Ｐｖｄ装置のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760350B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165348A (en) * | 1974-12-03 | 1976-06-05 | Komatsu Mfg Co Ltd | Teidenatsukairono nyuryokudenatsuhendooanteikasurukairo |
-
1985
- 1985-11-07 JP JP60249884A patent/JPH0760350B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5165348A (en) * | 1974-12-03 | 1976-06-05 | Komatsu Mfg Co Ltd | Teidenatsukairono nyuryokudenatsuhendooanteikasurukairo |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0760350B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520255A (en) | High frequency self-oscillating welding apparatus | |
| JPS5934070B2 (ja) | コンデンサ形フイルタを有する電源回路 | |
| CA2214586C (en) | Voltage and current based control and triggering for isolator surge protector | |
| US4503477A (en) | Method and arrangement for protecting a thyristor switch of a pulse generator | |
| JPS6232030B2 (ja) | ||
| KR101626698B1 (ko) | 콘덴서식 용접 장치 및 콘덴서식 용접 방법 | |
| US3702962A (en) | Ac to dc rectifier circuit with rapid turn-off in case of overcurrent through the load circuit | |
| JPS649114B2 (ja) | ||
| KR101676927B1 (ko) | 콘덴서식 용접 방법 및 용접 장치 | |
| US4023081A (en) | Plural motor drive system | |
| JPS61230758A (ja) | 電気集麈器の給電方法および装置 | |
| JPS62108320A (ja) | Ｐｖｄ装置のバイアス回路 | |
| EP0004701A2 (en) | A method of and apparatus for reducing priming and sweep-out losses in SCR switching circuits | |
| JPH0367476B2 (ja) | ||
| KR0135371B1 (ko) | 사이리스터의 열화 판정 회로 및 이것을 이용한 내연기관의 점화 장치 | |
| JPH0324597Y2 (ja) | ||
| US3611111A (en) | Inverter commutation voltage limiter | |
| JP3317946B2 (ja) | 消耗電極式交流アーク溶接機 | |
| JP4037247B2 (ja) | コンデンサ式抵抗溶接機 | |
| JPH0663747A (ja) | 消耗電極式交流アーク溶接機 | |
| JPS58141854A (ja) | ア−ク溶接電源装置 | |
| JP3382822B2 (ja) | アークスタート装置 | |
| SU1086519A1 (ru) | Регулируемый источник пакетов унипол рных высокочастотных импульсов /его варианты/ | |
| JP3696923B2 (ja) | アーク加工装置 | |
| JPS6213733Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |