JPS5934070B2 - コンデンサ形フイルタを有する電源回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、能動負荷を持つ電源回路に使用するための
コンデンサ形フイルタに関し、更に具体的【云うと、フ
イルタ．コンデンサの充放電期間が固体スイツチによつ
て制御される効率の良いフイルタ回路に関する。

全波整流器の出力端子間に直接接続されたフイルタ．コ
ンデンサを持つ従来の電源回路では、能動装置がフイル
タ．コンデンサに現われるリツプル電圧を調整して一定
の直流出力電圧を発生し（第１図参照）、フイルタ．コ
ンデンサが効率よく用いられていない。

後で詳しく説明するが、コンデンサ電圧が所望の直流出
力電圧以上に留まつていると仮定すると、コンデンサは
決して用いられない比較的大きなエネルギー量を貯え、
また必要がない時にエネルギーを供給する。本明細書で
詳述する改良された単相のコンデンサ形フイルタ回路を
用いることによつて、所定の用途にとつて必要とされる
フイルタ．コンデンサの寸法が、より効率的な制御に因
り減らされる。多くの場合、必要とされるキヤパシタン
スの値を減らしたことから電解コンデンサを用いないで
済ますことが出来る。このことは、長い寿命を要する用
途の場合及び温度範囲が非常に広くて電解コンデンサの
信頼性に問題のある場合に特に望ましい。本発明に従つ
て、全波整流器の端子間に接続された単相のコンデンサ
形フイルタが、一層小形で効率よく用いられるフイルタ
．コンデンサの充電及び放電期間を制御するため、ゲー
ト制御サイリスタ及びダイオードのような固体デバイス
を含む。

調整された一方向出力電圧を発生するチヨツパのような
能動回路と共に最も普通に用いられるとき、放電期間は
、瞬時電圧が予定の一方向出力電圧より低く且つエネル
ギーが負荷によつて要求されている時の整流された線路
電圧の谷の間、フイルタ．コンデンサが放電するように
制御される。一群の実施例では、フイルタ．コンデンサ
の放電を制御する制御スイツチ又はスイツチにより、線
路からエネルギーを引き出している間にコンデンサが完
全に放電するように、コンデンサが、実効的に、選はれ
た整流器端子及び負荷と直列に配置される。

好ましい構成では、正の整流器出力端子に接続したゲー
ト制御サイリスタ（ＳＣＲ）を用い、他方変形例では、
整流器入力端子に接続されて、線路の極性に依存して導
通する別の装置を用いる。充電期間を制御するため、ゲ
ート制御サイリスタを整流器出力端子間の回路フイルタ
．コンデンサと直列に設け、該サイリスタを、コンデン
サが完全に放電してから予め選ばれた遅延の後に導通さ
せる。このため、コンデンサのピーク．エネルギーが貯
えられ、線路が、その必要のない時にコンデンサを放電
させる代りにエネルギーを供給する。コンデンサと直列
に適当なインダクタを用い且つ整流された線路電圧のピ
ークに近くなるまでデート駆動を遅らせることによつて
、コンデンサが一層高い電圧まで共振的に充電される。
フイルタの縦続形構成についても説明する。適当な感知
及びゲート駆動回路が種々の実施例に対して用いられる
。フイルタは、一般的に利用されるが、整流された線路
電圧の谷の間電流を減じることを要件とするガス入り放
電ランプの電子式安定器にとつて好都合である。

第１図は普通の従来のコンデンサ形フイルタの構成を例
示し、フイルタ．コンデンサ１１が、単相６０Ｈｚ交流
電圧によつて付勢されるダイオード．ブリツジ整流器１
２の出力端子間に直接接続されている。

能動又は制御式負荷回路が、フイルタ．コンデンサ上に
現われるリツプル電圧を調整して負荷に供給する一定の
直流出力電圧Ｖ。Ｏ（コンデンサ電圧。がＶ。。よりも
高い電圧に留まつていると仮定する。）を発生するため
に、直列の通路をなすトランジスタ又はスイツチング調
整トランジスタのような少なくとも１つの能動装置１３
を含む。第２図に、理想的な全波整流された正弦波電圧
を実線で示し、フイルタ．コンデンサ電圧Ｖ。を破線で
示す。図かられかるように、リツプル電圧の最大及び最
小値Ｖ。ｌ，ＶＣ２は所望の出力電圧ＶＤＣより高い。
フイルタ．コンデンサの放電期間は、整流された交流電
圧のピークに近いｔ１に始まり、次の半サイクルの上昇
している整流された交流電圧が略直線的に減少している
コンデンサ電圧を越える時に終了する。第２図の波形か
られかるように、フイルタ．コンデンサは効率のよい態
様で用いられていない。その第１の理由は、整流された
交流線路電圧が所望の直流出力電圧よりも高く且つ線路
電圧が直接負荷にエネルギーを供給することが出来るの
に、実際にその必要がない時刻ｔ１から、コンデンサが
負荷にエネルギーを供給し始めるからである。コンデン
サの放電の際、線路から負荷へは何ら電力が送られてい
ない。従つて、線路即ち電源は比較的小さな導通角で比
較的大きなエネルギー量を供給しなけれはならず、この
ため不必要な大きな線路電流サージが生じる。コンデン
サからのエネルギーは、理想的な整流された線路電圧が
所望の出力電圧ＶＤＯより下がるほぼ時刻Ｔ２まで実際
に必要とされない。コンデンサの使用効率が悪いという
理由の第２は、かなりのエネルギーが、決して使われる
ことなくコンデンサに貯えられていることである。この
状態は、ＶＯＯに略等しいか又はそれより僅かに高いＶ
。２までコンデンサが放電すると云う事実に因る。

標準的な式を用いてコンデンサのピーク．エネルギーが
１／２Ｃ１Ｖ０１２であり、１／２Ｃ１Ｖ０２２に等し
いエネルギーのかなりの量が決して負荷に送られないこ
とを示すことが出来る。これら２つの理由から、コンデ
ンサが決して用いられない比較的大きなエネルギーを貯
えているばかりでなく、その必要がないときにエネルギ
ーを供給していると云う結論が出る。この一般的な同じ
結論が普通用いられているＬＣフイルタにも適用できる
。但し、コンデンサが、整流された交流線路電圧のピー
クまで充電されないため、負荷にかなり小さいエネルギ
ーしか送つていない場合は例外である。直列のフイルタ
．インダクタは並列のフイルタ．コンデンサの必要条件
を減らすようにエネルギーを送るが、しかしまだフイル
タ．コンデンサは効率のよい態様で使われていない。第
３図に示す能動直流負荷を持つ電源回路は、全波整流器
及びコンデンサ形フイルタを組み込んでいて、固体制御
スイツチの使用によりコンデンサの充電及び放電期間を
制御することによつて、フイルタ．コンデンサを一層効
率よく使用するようにする。

この実施例では、フイルタ．コンデンサは、放電の際予
定の整流器端子及び負荷と実効的に直列に配置され、完
全に放電する。第３図のコンデンサは、そのより効果的
な且つ効率のよい利用により、第１図のものより小さく
て済む。単相電源回路では、６０Ｈ２又はその他低電源
周波数の交流線路電圧源は、入力端子１４に直接接続す
ることが出来、全波ダイオード．ブリツジ整流器１２の
入力に直接給電する。全体的に１５で示すコンデンサ形
フイルタ回路が、整流器出力端子１６，１７間に直接接
続され、好ましくは制御スイツチとしてゲート制御サイ
リスタを用いる。シリコン制御整流器（ＳＣＲ）がこの
用途にとつて好ましいが、ゲート．ターンオフ．サイリ
スタ（ＧＴＯ）もまた用いることが出来る。フイルタ１
５は、整流器出力端子１６，１７間に接続されている回
路を有し、該回路が、負荷電流を正規に通すように正の
端子１６に結合された陽極を持つ阻止ダイオード１８と
、ダイオード１８の陰極及び負の端子１７間に接続され
た、フイルタ．コンデンサ１９、小さなＤｉ／Ｄｔイン
ダクタ２０及び第１のサイリスタ２１の直列組合せとを
含む。この構成で、サイリスタ２１はフイルタ．コンデ
ンサ１９の充電期間を制御し、他方正の端子１６とイン
ダクタ２０及びサイリスタ２１の接続点との間に接続さ
れた第２のサイリスタ２２が線路電圧の相次ぐ半サイク
ル中の放電期間を制御する。能動負荷回路２３は、例え
ば、当該分野で周知の形式のトランジスタ．チヨツパで
ある。簡単に云うと、チヨツパ２３は、阻止ダイオード
１８及び正の直流出力端子２６間に直列になつた電力ト
ランジスタ２４及び惰行インダクタ２５と、出力端子２
６、１７間に設けた負荷２７と、負の出力端子１７と電
力トランジスタ２４及び惰行インダクタ２５の交点との
間に設けた惰行ダイオード２８とを含む。電力トランジ
スタ２４を高い周波数のチヨツピング速度で動作させる
ことにより、能動負荷に給電するスパイク状電圧Ｅｃが
調整されて、負荷に印加される実質的に一定の直流出力
電圧ＥＤＣを発生する。電力トランジスタ２４の導通し
ている期間の間、負荷はコンデンサ形フイルタの電圧に
よつて直接付勢され、非導通期間の間では、惰行ダイオ
ード２８が、惰行インダクタ２５によつて放出されるエ
ネルギーを循環させるための通路を提供する。高周波入
力コンデンサ２９及び高周波負荷電圧フイルタ．コンデ
ンサ３０は用途によつては望ましいが、用途によつては
省いてもよい。人カフイルタ１５と共に種々の能動負荷
回路を用いることができ、該回路は一般に調整された又
は予定の直流出力電圧又は電流を発生する少なくとも１
つの能動装置を含んでいる。本発明を広範に見た場合、
整流器及びコンデンサ形フイルタを、フイルタ出力の大
きなスパイク状電圧ＥＯによつて付勢するのに適した負
荷に対して直接に用いることが出来る。第４図の波形は
フイルタ１５の動作を例示するものである。

時刻Ｔ２かられずかの遅延の後、サイリスタ２１が点弧
されると、ダイオード１８、フイルタ．コンデンサ１９
、インダクタ２０およびサイリスタ２１を通つて充電電
流が流れ始める。フイルタ．コンデンサが整流正弦波電
圧のピーク値まで充電されるとコンデンサ１９両端の電
圧はその電流の向きを逆Ｋしようとしてサイリスタ２１
に負バイアスを加えるのでサイリスタ２１は自然転流し
、充電電流は流れなくなる。小さなインダクタ２０はタ
ーンオン時にサイリスタ２１を通る電流の上昇率を安全
な値に制限し、またサイリスタ２１が最初に点弧される
とき、能動負荷２３に印加される直流電圧が落ち込むの
を防ぐ。この期間中、整流された電圧が所望の直流電圧
ＥＯＯより高いので、エネルギーは線路から能動負荷に
直接に供給される。コンデンサ１９が整流された正弦波
電圧のピークまで充電すると、コンデンサ１９がその電
流を反転して負荷にエネルギーを供給しようとするので
サイリスタ２１が自然にオフに転流される。整流された
線路電圧がＥ。Ｏを越えている限り、フイルタ．コンデ
ンサのエネルギーはその必要がない時に放電するよりは
むしろ後で使用するために貯えられている。所要のフイ
ルタ．コンデンサが第１図の場合よりも小さくて済むの
で、コンデンサ電圧は実質的Ｋ充電期間の間整流された
正弦波電圧に従う。時刻ｔ１に整流された交流線路電圧
が不充分なレベルに下がる、即ちＥ。Ｏより小さくなる
。該時点又はそれより少し前．７Ｃ１第２のサイリスタ
２２が点弧され、この時逆電圧がダイオード１８に印加
されているので、フイルタ．コンデンサが実効的に負荷
と直列に挿入される。従つて、時刻ｔ１に、能動負荷に
送られる電圧Ｅ。は、整流された交流線路電圧のピーク
（即ち、コンデンサ１９両端の電圧）とｔ１での正弦波
交流線路電圧の値との和に等しい高いレベルにある。小
さいインダクタ２０がまた、サイリスタ２２を通る電流
の上昇率を制限して、チヨツパ入力コンデンサ２９・＼
の大電流サージを防ぐ。入力コンデンサ２９はチヨツパ
が要求する高周波電流を供給する。時刻ｔ１後、コンデ
ンサ１９は放電して負荷にエネルギーを供給し、時刻Ｔ
２で完全に放電する。時刻Ｔ，では、ダイオード１８が
再び順バイアスされて導通し、その結果サイリスタ２２
力哨然にオフに転流される。

サイリスタ２１，２２の導通期間が重ならないように保
証するための小さな遅延の後、サイリスタ２１が再び点
弧されてコンデンサを再び充電する。小さなインダクタ
２０は、サイリスタ２１を通る電流の上昇率を制限する
と共に、サイリスタ２１が点弧された時に能動負荷に印
加される直流電圧が落ち込まないようにする。ここでフ
イルタ．コンデンサが、整流された正弦波線路電圧のピ
ークまで再び充電され、上記サイクルが繰り返えされる
。ＳＣＲ形サイリスタ２１，２２に対して、これまで説
明した動作様式に従つて適切に調時されたゲート．パル
スを供給する適当なゲート駆動回路が第３図に示されて
いる。

各半ケイクルに於ける時刻ｔ１にサイリスタ２２を導通
させるため、整流器出力端子１６，１７間の瞬間的な全
波整流された正弦波電圧を感知し、該感知信号を、所望
の出力電圧Ｅ。Ｏを表わす基準電圧又はＥ。Ｏの実際の
瞬時値を表わす電圧感知信号のいずれかと比較する。こ
の目的のため、整流器出力端子１６，１７間に直列に接
続された抵抗３２，３３で構成した分圧器のような適当
な電圧感知器を用い、その接続点の信号レベル電圧を比
較器３４の反転入力に供給する．好ましくは、基熟電圧
（基準）を非反転入力に供給し、全波整流正弦波線路電
圧がＶ（基準）より下がり始めた時に出力を発生する。
比較器出力はパルス変成器３５に送られて、サイリスタ
２２のゲートに供給されるゲート．パルスを発生する。
基準電圧（基準）を用いる代りに、出力端子２６，２７
間に直列に接続された抵抗３６，３７からなる別の分圧
器（破線で示す）等を用いて実際の直流出力電圧Ｅ。Ｏ
を感知して、その接続点の感知信号を比較器の非反転入
力に供給することが出来る。サイリスタ２１，２２が同
時に導通しないよに保証するため、サイリスタ２１に対
するゲート．パルスが第４図の時刻Ｔ２の僅か後まで遅
延される。コンデンサ電圧が零まで放電するので、阻巾
ダイオード１８は再び順バイアスされるようになり、負
荷電流を通し始める。この負荷電流の再開始が変流器３
８又はその他の適当な電流感知器で感知され、そして感
知信号がワンシヨツト．マルチバイブレータのような遅
延回路３９に送られて、サイリスタ２１のゲートに印加
される遅延したゲート信号を発生する。所望なら、コン
デンサ電圧を直接感知してもよい。多くの用途の場合、
フイルタ．コンデンサの放電時間の間（Ｔ，とＴ２との
間の期間）能動負荷を減少した電流で動作させることが
出来るので、フイルタ．コンデンサ１９の寸法は今まで
説明したものよりもまだ更に小さくすることが出来る。
例えば、ルカロツクス（ＬｕｃａｌＯｘ，ゼネラル．工
レクトリツク．カンパニー社の商標）ランプのようなラ
ンプ負荷の場合、ランプを消イオンしないように保つの
に丁度充分な減少した電流を、整流された交流線路電圧
の谷の間供給することが出来る。第３図のものは第６図
のものと共にランプ安定器として用いることが出来る。
第３図の入カフイルタ１５はまたＤｉ／Ｄｔ制限インダ
クタ２０を幾分より大きなインダクタと置き換えるよう
に変形した時、共振充電様式で動作させることが出来る
。

遅延回路３９によつて与えられる遅延量を増して、整流
された正弦波のピーク近くまでサイリスタ２１の点弧を
遅らせることにより、フイルタ．コンデンサ１９は交流
線路電圧のピークの略２倍まで共振的に充電する。この
ため、よりずつと大きなエネルギーが所定の寸法のフイ
ルタ．コンデンサに貯えられ、所定の用途に必要とされ
るキヤパシタンスの値が減じられる。第５図はこの動作
を示す。整流された正弦波電圧がＥ。Ｏより下がる時刻
ｔ１に、前に述べたようにサイリスタ２２がゲート駆動
されて導通し、フイルタ．コンデンサ１９が完全に放電
する。時刻Ｔ２とサイリスタ２１が再び点弧される遅延
した時刻との間、コンデンサ電圧Ｖｃは零である。サイ
リスタ２１は、コンデンサ電圧Ｖｃが各半サイクルにお
いてそのピーク値に達した直後自然にオフに転流される
。第６図のコンデンサ形入カフイルタ１５′は、第３図
のフイルタを変形したものであり、交流線路電圧の極性
に従つて交互にフイルタ．コンデンサ１９の放電を制御
するため、ダイオードブリツジ整流器１２の人力端子に
夫々接続された１対のサイリスタ２２ａ，２２ｂを用い
ている。

このため、阻止ダイオード１８が除かれ、負荷と直列の
半導体電圧降下が除かれる。回路は第３図の回路と同様
に動作する。但し、フイルタ．コンデンサ１９が、ブリ
ツジ整流器の上側ダイオードの１つを通るよりはむしろ
、線路の極性に依存して、直接サイリスタ２２ａ又は２
２ｂを通つて放電させられる。第３図の場合と同じ感知
及びゲート駆動回路が用いられるが、一方のサイリスタ
が逆バイアスされて導通しないので、パルス変成器の出
力が別個の２次巻線によつて両ゲートに接続される。第
６図の能動負荷２３″はガス入り放電ランプのような交
流負荷を含む．能動負荷２３′は、第３図の能動負荷と
同様なものであるが、小さな入力フイルタ．インダクタ
４１が付加され、交流負荷４３に給電するため当該分野
で周知のように動作するトランジスタ．ブリツジ４２が
直流出力端子２６，１７間に置換されている。第７図は
、第６図のコンデンサ形フイルタの変形を示す。

この場合、ＳＣＲ又はその他のサイリスタを省いて、別
のダイオードにしている。この構成では、フイルタ１５
″がダイオードブリツジ整流器１２の入力端子とサイリ
スタ２２ｃの陽極との間に夫々接続された１対のダイオ
ード４４ａ及び４４ｂを含む。動作中、明らかなように
、ゲート．パルスが各半サイクルのｔ１にサイリスタ２
２ｃに供給されて、フイルタ．コンデンサ１９の放電期
間を制御する。第６図及び第７図の両方共、第５図につ
いて前に説明した様にフイルタを共振充電様式で動作さ
せることが出来る。第８図は、第３図のフイルタを２つ
使用した制御式コンデンサ形入カフイルタ回路の別の変
形例である。

各制御式フイルタに於ける同じ構成部品には同じ参照数
字を付している。第３図で用いたのと同じ感知及びゲー
ト駆動回路（図示せず）が用いられる。フイルタの縦続
接続の場合、コンデンサ１９は並列に充電され且つ放電
の際には直列に配置される。従つて、この構成は、高電
圧パルスを発生する為に用いることが出来る。全ての実
施例に於て、フイルタ．コンデンサの放電期間を制御す
るサイリスタ及び前に述べた実施例での充電期間を制御
するサイリスタは、それらが各サイクル毎に比較的短い
期間のみ導通するので、比較的小さい電流定格を持つ。

従つて、廉価な位相制御形ＳＣＲがフイルタに用いるの
に適している。要約すると、単相の直流式コンデンサ形
フイルタは、ダイオード．ブリツジ又はその他の全波整
流器及び予定の一方向出力電圧を持つ能動負荷回路と関
連して最も普通に用いられる。

広範に定義すると、選ばれた整流器端子間に接続される
フイルタは、フイルタ．コンデンサと整流器出力端子間
に結合された回路に直列に接続されたサイリスタ又はダ
イオードのような固体デバイスを含み、該固体デバイス
並びに適用可能な感知及びゲート駆動回路がフイルタ．
コンデンサの充電を制御する手段を構成する。フイルタ
は更に、サイリスタのような少なくとも１つの固体制御
スイツチと、瞬間的な整流された線路電圧が予定の出力
電圧以下になる期間の間制御スイツチを導通させる感知
及びゲート駆動回転手段とで構成した、プール久コンデ
ンサの放電を制御する手段を含む。用途によつては、コ
ンデンサを一層効率よく使用することによつてキヤパシ
タンスの減少を可能にしたことにより、長期間の信頼性
及び温度範囲の限界に問題のある電解形コンデンサを用
いる必要がなくなる。本発明を幾つかの好ましい実施例
について具体的に説明したが、本発明の範囲を離れるこ
となく、前述の及びその他の変形をなし得ることが理解
されよう。

【図面の簡単な説明】

第」図は整流器及び能動負荷に電圧を供給する従来のコ
ンデンサ形フイルタを持つ典型的な従来の回路図、第２
図は第１図に於けるフイルタ．コンデンサの効率の悪い
使用を説明するのに役立つ波形を示す。 第３図は能動又は制御式直流負荷を持ち且つ本発明によ
るコンデンサ形入カフイルタを含む電源回路の回路図、
第４図及び第５図はコンデンサ形フイルタの普通の及び
共振的な充電動作様式を夫々例示する波形図、第６図及
び第７図は能動交流負荷、又は能動直流又は交流負荷を
持つ回路に使用される第３図のコンデンサ形フイルタ及
び整流器の変形を示す。第８図は第３図のコンデンサ形
フイルタの縦続構成を示す。主な符号の説明 １２：整
流器、１５，１５′，１５″：コンデンサ形フイルタ、
１８：阻止ダイオード、１９：フイルタ．コンデンサ、
２１，２２，４６：サイリスタ、２３，２３′：能動負
荷回路、３４：比較器、３９：遅延回路、４４ａ，４４
ｂ，４５：ダイオード。

Claims (1)

1. 【特許請求の範囲】 １ （ａ）低周波数交流線路電圧の源に接続可能な１対
   の入力端子と全波整流された線路電圧を発生する正およ
   び負の出力端子とを有する単相全波整流器、（ｂ）選ば
   れた整流端子間に接続されていて、上記整流器出力端子
   間に結合された回路内で直列に接続されたフィルタ・コ
   ンデンサ及び該フィルタ・コンデンサの充電を制御する
   第１のゲート制御形サイリスタを含み、更に該フィルタ
   ・コンデンサの放電を制御するため少なくとも第２のゲ
   ート制御形サイリスタで構成される手段を含むコンデン
   サ形フィルタ、（ｃ）該コンデンサ形フィルタから電圧
   を供給され、一方向出力電圧を発生する能動負荷回路、
   （ｄ）前記フィルタ・コンデンサが完全に放電してから
   予定の遅延の後、前記第１のゲート制御サイリスタを導
   通させる第１の感知およびゲート駆動手段、（ｅ）全波
   整流された瞬時線路電圧が前記一方向出力電圧より低い
   期間の間導通するように、上記第２のゲート制御形サイ
   リスタを導通させる第２の感知およびゲート駆動手段、
   を含むコンデンサ形フィルタを有する電源回路。 ２ 前記整流器出力端子に結合された回路が更に、該正
   の整流器出力端子とフィルタ・コンデンサとの間に接続
   されたダイオードを含み、前記第２のゲート制御サイリ
   スタが、上記正の整流器出力端子と前記フィルタ・コン
   デンサ及び第１のゲート制御サイリスタ間の接続点との
   間に接続された特許請求の範囲第１項に記載の電源回路
   。 ３ 前記整流器出力端子間に結合された回路が更に前記
   フィルタ・コンデンサ及び第１のゲート制御サイリスタ
   に直列のインダクタを含み、前記第１のゲート制御サイ
   リスタを導通させる前記第１の感知およびゲート駆動手
   段が、整流された線路電圧のピーク近くまでゲート駆動
   を遅らせることによつて、前記フィルタ・コンデンサの
   充電を共振的に行わせることからなる特許請求の範囲第
   １項に記載の電源回路。 ４ 前記第２のゲート制御サイリスタが、整流器の一方
   の入力端子と前記フィルタ・コンデンサ及び第１のゲー
   ト制御サイリスタ間の接続点との間に接続され、前記フ
   ィルタ・コンデンサの放電を制御する手段が、他方の整
   流器入力端子と前記フィルタ・コンデンサ及び第１のゲ
   ート制御サイリスタの接続点との間に接続された第３の
   ゲート制御サイリスタを含み、前記第２の感知およびゲ
   ート駆動手段が線路電圧の極性に依り、前記第２または
   第３のゲート制御サイリスタを導通させる特許請求の範
   囲第１項に記載の電源回路。 ５ 前記フィルタ・コンデンサの放電を制御する手段が
   更に、整流器入力端子の一端と前記フィルタ・コンデン
   サ及び第１のゲート制御サイリスタ間の接続点との間に
   前記第２のゲート制御サイリスタとそれぞれ直列に接続
   された１対のダイオードを含む特許請求の範囲第１項に
   記載の電源回路。 ６ 前記第１の感知およびゲート駆動手段が、電流感知
   手段と、前記フィルタ・コンデンサが完全に放電した後
   の電流の流れの再開始によつて作動され前記第１のゲー
   ト制御サイリスタに供給するゲートパルスを発生する遅
   延回路とを含み、前記第２の感知およびゲート駆動手段
   が、全波整流された瞬時線路電圧を感知して、それを表
   わす第１の感知信号を発生する第１の電圧感知手段と、
   前記一方向出力電圧の瞬時値を感知してそれを表わす第
   ２の感知信号を発生する第２の電圧感知手段と、これら
   の感知信号を比較して、前記第２のゲート制御サイリス
   タに供給されるゲート・パルスを発生する手段とを含む
   ことからなる特許請求の範囲第１項に記載の電源回路。