JPS62103726A - ２重系システムの接点情報取込装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野） 本発明はコンピュータシステムにおける２重系システム
の接点情報取込装置に関する。

〈従来の技術） 例えば鉄道信号保安装置は列車を安全に運行させるため
のもので高度な安全性を基本原則として発展してきた。

ところが、交通の高密度化等に伴って近年では輸送能率
の向上、情報・制御機能の高度化等の役割りが追加され
るようになり、コンピュータシステムが大巾に導入され
ている。そして、保守・保全の問題がより重要視される
ようになってきており、従来の安全性に加えて高度の信
頼性が要求されるようになってきた。

このようなコンピュータシステムの信頼性を高めるため
の技術として例えば２重系システムがあり、これは例え
ば、リレー、押ボタン又はスイッチ等の接点情報を同一
機能をもつ２台のコンピュータでそれぞれ処理させ常時
は一方のコンピュータが制御対象へ出力を行っており、
当該コンピュータが故障したときに他方のコンピュータ
がこれを引継ぐようになっている。

〈発明が解決しようとする問題点〉 ところで、かかる２重系システムにおける同一の接点情
報の入力方法として従来では第５図及び第６図に示すよ
うなものがあった。

第５図において、ＩＡ、２Ａ、３Ａは１系のＣＰＵ、取
込回路、電源回路を、またＩＢ、　　２Ｂ。

３Ｂは２系のＣＰＵ、取込回路、電源回路をそれぞれ示
す。４Ａ、４Ｂは情報入力用の例えば多数のリレーを備
えたリレ一群４の１つのリレーに連動して開閉する接点
で電源に直接接続されている。

ところが、このものは１つの情報人力に際し２つの接点
４Ａ、４Ｂを設けるため、配線数が多くなるという問題
がある。

また、第６図のものは図に示すように、電源回路３Ａ及
び接点４Ａを両系に共用する構成であり、１情報につき
ｌ接点であり配線等は前者に比べて面素化されるが、多
量の接点情報を取込むためには、電源の容量が不足し大
容量の電源を用いなければならない。更に、これらの入
力方法では、両系を全く独立に非同期で動作させて使用
する場合、ＣＰＵの情報取込タイミングがずれているの
で系切換時に入力情報に差異を生じる場合がある。

即ち、例えば２つの接点動作（例えば接点ＡがＯＮした
後に接点ＢがＯＮ）で１つの情報が成立する場合に、第
７図に示すように１系側の取込タイミングｔＩ＋ｔＺで
は接点ＡがＯＮｔ、た後接点ＢがＯＮという情報が取込
まれるのに対し、２系側の取込タイミングｔＩ’＋　　
ｔ、°では、接点ＢのＯＮ情報は取込まれるが接点Ａの
ＯＮ情報が取込まれない。このように両系の取込タイミ
ングがずれていると、このようなときに系切換が行われ
たとき入力情報に差異が生じ支障を来すことになる。

そこで、本発明は上記の実情に鑑みてなされたもので、
電源の容量を大きくすることなく多量の接点情報の取込
みを可能とすると共に、系切換時にも入力情報に差異を
生じない２重系システムの接点情報取込装置を提供する
ことを目的とする。

〈問題点を解決するための手段） このため本発明では、接点の開閉によって与えられる同
一の入力情報に基づいて同一の処理を実行する対をなす
２つの制御系を有し、一方の制御系が故障したときに他
方の制御系に切換えて制御対象への出力を′ｍ′Ｉｆｔ
するようにした２重系システムにおいて、両制御系に共
用するマトリクス状に接点を配列した情報入力手段を設
ける一方、該情報入力手段の接点情報を所定の周期で走
査処理する走査手段と、該走査手段の走査処理を両制御
系相互に同期させる同期手段と、走査処理によって入力
された接点情報を入力順に記憶しかつ入力順に出力する
記憶手段とを備え演算処理手段へ供給するための入力情
報を取込むように構成した。

く作用） 上記構成によれば、情報入力用の接点を両制御系に共用
し、かつマトリクス状に配列したので、配線数が少なく
てすむと共に電源容量も小さいものでよくなる。また、
接点情報の走査処理を両制御系相互に同期させることに
より同時１こ接点情報を取込み、これを順次記憶させる
。そして、記憶した接点情報を入力した順序で演算処理
手段に入力するようになっている。従って、両制御系の
演算処理手段が非同期で接点情報入力タイミングが相互
にずれていても入力順通りに接点情報を演算処理手段へ
入力することができる。このため、使用している制御系
の故障でもう一方の制御系に切換ったとしても情報の欠
落を防ぐことができるようになる。

〈実施例〉 以下本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例の回路構成図、第２図は本実
施例の接点情報取込装置を使用した２重系システムの概
略構成図を示す。

図において、ＩＯＡ、ＩＯＢはそれぞれ同一構成の第１
制御系及び第２制御系、２０Ａ、　２０Ｂは本実施例の
接点情報取込装置、５０Ａ、５０Ｂは演算処理手段とし
てのＣＰＵを示す。

また、１１は図示しないリレ一群の各リレーに対応する
接点ａＩＩ＋　　ａ２１・・・ａｌｌｌｌｌをマトリク
ス状に配置した情報入力手段としての接点マトリクスで
、これを第１制御系１０Ａと第２制御系１０Ｂに共用し
ている。

次に第１図に接点情報取込装置の具体例を示す。

尚、第１制御系と第２制御系では同一構成であるので、
ここでは第１制御系の接点情報取込装置について説明す
る。図において、２１はクロックパルス発生回路、２２
はクロックパルス発生回路２１のクロックパルスを分周
する分周回路、２３は分周回路２２から所定周期の信号
が入力する毎にデコーダ２４を介してドライバ回路２５
へ駆動信号を出力する群カウンタで、該群カウンタ２３
、デコーダ２４及びドライバ回路２５等で走査手段を構
成している。前記ドライバ回路２５は接点マトリクス１
１の各群（第２図中横方向）を順次電源に接続するもの
である。

２６は群カウンタ２３の各走査周期の最後に出力される
群カウンタリセット信号に基づいて第１と第２制御系１
０Ａ、ＩＯＨの群カウンタ値を合わせるための信号を使
用系選択回路２７に出力する同期手段としての群カウン
タ合致信号発生回路である。２８はクロックパルス発生
回路２１９分周回路２２又は群カウンタ２３が停止して
いるか否かを監視する監視回路、２９はドライバ回路２
５の不良を検出するドライバ監視回路である。

また、３０は群カウンタ２３の走査動作に基づく接点情
報を入力する入力回路、３１は入力回路３０に入力した
接点情報を取込むラッチ回路、３２は前回と今回の情報
を比較して変化の有無を検出する変化検出回路、３３は
ラッチ回路３１の取込んだ接点情報を一時的に記憶する
一時記憶メモリ、３４は変化検出回路３２における情報
の有効・無効判定信号に基づいて有効な情報を記憶手段
としてのＦＩＦＯメモリ３５に記憶させるＦＩＦＯコン
トローラ、３６はラッチ回路３１．変化検出回路３２．
ＦＩＦＯコントローラ３４及びＦＩＦＯメモリ３５の動
作タイミングをＣＰ　Ｕ３０Ａからの指令信号に基づい
て制御する制御回路である。更に、３７は第１及び第２
制御系１０Ａ、ＩＯＢの各ラッチ回路の取込情報に不一
致がないかを逐次チェックする不一致検出回路、３８は
前述の各監視回路２８．２９及び不一致検出回路３７の
信号に基づいて接点情報取込装置２０Ａの不良を検出し
てＣＰ　Ｕ３０Ａに不良を知らせる不良検出回路である
。

次に作用を説明する。

群カウンタ２３は分周回路２２の信号が入力する毎にド
ライバ回路２５を駆動し、順次接点マトリクス１１のＯ
ｘｍ群まで第３図に示すように走査している。即ち、Ｏ
−ｍ群に順次電流を流し、電流が流れた群において、構
成している接点があれば、その接点を介してドライバ回
路２５と入力回路３０とが接続して入力回路３０にＯＮ
信号が入力する。

尚、第２制御系１０Ｂの入力回路にも同時に入力する。

また、この群カウンタ２３では最終のｍ群までの走査が
終了すると、次に群カウンタ２３、ドライバ回路２５等
が正常か否かをチェックするためのチェック信号ＴＥＳ
Ｔ１．ＴＥＳＴ２を出力している。

そして、チェック信号ＴＥＳＴ２が群カンウタ合致信号
発生回路２６に入力するとこれに基づいて当該発生回路
２６から再制御系１０Ａ、ＩＯＢの群カウンタを同期さ
せるための合致信号が再制御系１０Ａ。

１０Ｂの使用系選択回路２７に出力される。第２制御系
１０Ｂ側でも同じ動作がなされ、その群カウンタ合致信
号発生回路２６から第１制御系１０Ａの前記使用系選択
回路２７に群カウンタ合致信号が入力する。

かかる使用系選択回路２７では、現在使用している制御
系側の合致信号を選択して群カウンタ２３に出力し群カ
ウンタ２３からリセット信号が最後に出力される。

このように、各走査処理の最後に再制御系の群カウンタ
を使用系の合致信号によりリセットさせているので、第
１制御系１０Ａと第２制御系１０Ｂの群カウンタ値を同
期させることができる。

ここで、使用系選択回路２７はデコーダ２４及びドライ
バ回路２５に信号を出力しており、使用している制御系
のデコーダ及びドライバ回路のみが駆動するようにして
いる。

このようにして、走査処理を所定の周期で繰り返し実行
している。そして、この走査処理により各制御系１０Ａ
、ＩＯＢへの入力情報の取込みが行われる。各制御系１
０Ａ、ＩＯＢにおいて、入力回路３０に入力した接点情
報はラッチ回路３１に取込まれる。

この情報取込動作において、１回目の走査処理により入
力された全ての接点情報は一時記憶メモリ３３に記憶し
ておき、２回目以降の走査処理により入力される接点情
報については以下に述べる動作に従って処理される。

即ち、２回目以降の走査で取込まれた接点情報は情報入
力毎に変化検出回路３２で一時記憶メモリ３３に記憶さ
れている前回の情報と比較し、変化があったか否かを判
定する。変化があった情報については第３図に示すよう
に次の走査処理で変化がないと判断したときに安定した
情報としてＦＩＦＯコントローラ３４に有効であること
を知らせる。

ＦＩＦＯコントローラ３４は情報が有効な場合は、その
接点情報をＦＩＦＯメモリ３５に記憶させる。

このように、取込んだ接点情報が有効か否かを変化検出
回路３２によって情報の入力毎に逐次判定し、有効な接
点情報のみをＦＩＦＯメモリ３５に記憶させ蓄積してお
く。そして、ＦＩＦＯメモリ３５に蓄積した接点情報は
ＣＰＵ５０Ａからの読み込み信号を受けた制御回路３６
からの制御信号によって入力された順序でＣＰ　Ｕ３０
Ａに提供される。尚、接点情報の取込みの際に第４図に
示すように接点の変化点でラッチ回路３１への情報取込
みがあった場合は、分布定数等の影響で各制御系１０Ａ
、ＩＯＢの入力情報に差異を生じる可能性がある。この
場合、不一致検出回路３７が逐次入力情報の不一致を検
出しているため、直ちに入力情報の差異を検出し不一致
のときは外部に知らせると共に次の走査処理において再
度取込むようにしている。

このようにすれば、第１制御系１０Ａと第２制御系１０
Ｂの各ＣＰ　Ｕ３０Ａ、　５０Ｂが非同期で情報の取込
タイミングがずれている場合に、不良検出回路３日の不
良検出信号を受けて制御系の切換えがあっても、接点情
報は順序性を保ってＦＩＦＯメモリ３５に蓄積されてい
るため、情報の欠落を防止でき、これに起因する制御系
の誤動作を確実に防止できる。

尚、本実施例では、変化検出回路を設け、情報入力毎に
逐次前回の情報と比較しその変化の有無をＣＰＵ入力以
前に行うようにしており、かかる処理をＣＰＵ内で実行
させる場合に較べてＣＰＵの負担を軽減するようにして
いるが、処理能力の極めて高いｃｐｕを用いれば、情報
の変化判定をＣＰＵ内で処理させるようにしてもよい。

〈発明の効果〉 以上述べたように本発明によれば、接点をマトリクス状
に配列しかつ再制御系に共用するようにしたので、配線
の簡素化を図れると共に電源の大型化を防止できる。ま
た、接点情報を同期させて入力し、これを入力順に記憶
しかつ蓄積した後に入力順に従って演算処理手段へ提供
するようにしたので、演算処理手段が非同期であっても
順序性を乱すことなく正確に情報を提供することができ
制御系切換え時における制御の誤動作を確実に防止でき
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は同上
実施例を適用した２重系システムを説明する概略図、第
３図は同上実施例の群カウンタの動作を説明する図、第
４図は入力情報に差異を生じ易い取込タイミングの例を
示す図、第５図及び第６図はそれぞれ従来例を示す図、
第７図は従来の動作を説明する図を示す。

Claims (1)

【特許請求の範囲】
1. 接点の開閉によって与えられる同一の入力情報に基づい
   て同一の処理を実行する対をなす２つの制御系を有し、
   一方の制御系が故障したときに他方の制御系に切換えて
   制御対象への出力を継続するようにした２重系システム
   において、両制御系に共用するマトリクス状に接点を配
   列した情報入力手段を設ける一方、該情報入力手段の接
   点情報を所定の周期で走査処理する走査手段と、該走査
   手段の走査処理を両制御系相互に同期させる同期手段と
   、走査処理によって入力された接点情報を入力順に記憶
   しかつ入力順に出力する記憶手段とを備え演算処理手段
   へ供給するための入力情報を取込むことを特徴とする２
   重系システムの接点情報取込装置。