JPS62103695A - Color display unit - Google Patents

Color display unit

Info

Publication number
JPS62103695A
JPS62103695A JP60244320A JP24432085A JPS62103695A JP S62103695 A JPS62103695 A JP S62103695A JP 60244320 A JP60244320 A JP 60244320A JP 24432085 A JP24432085 A JP 24432085A JP S62103695 A JPS62103695 A JP S62103695A
Authority
JP
Japan
Prior art keywords
display
data
color
palette
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60244320A
Other languages
Japanese (ja)
Inventor
大沼 庄治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60244320A priority Critical patent/JPS62103695A/en
Publication of JPS62103695A publication Critical patent/JPS62103695A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は情報処理機器に於いて文字2図形等を表示する
ペーパーホワイト表示機能をもつカラー表示装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a color display device having a paper white display function for displaying characters, two figures, etc. in an information processing device.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

表示部にCRT表示表示装用いた情報処理機器に於いて
は、CRT表示装Wを目視するととKよりてオペレータ
が受ける目の疲労を軽減するための手段を構することが
望まれる。そこでモノクロームCRT表示装置ではペー
パーホワイト表示と称される表示形態が用いられている
In information processing equipment that uses a CRT display device as a display section, it is desirable to provide means for reducing eye fatigue experienced by the operator when visually viewing the CRT display device W. Therefore, a display form called paper white display is used in monochrome CRT display devices.

これはCRTの管面全体を白又は白に近い色で表示制御
し、表示の対象となる文字及び図形等が黒(管面の地色
)となるように制御して表示し、恰も白い紙の上に黒い
鉛筆で書いたように見せることでオペレータの目に対す
る刺激を一定に保ち、疲労を軽減させるものである。こ
の時、管面の周囲の筐体部分(エスカッション)もCR
Tの螢光体の発光色に近い色となるように工夫される。
This controls the display of the entire CRT tube surface in white or a color close to white, and controls and displays the characters and figures to be displayed in black (the background color of the tube surface), making it look like a white paper. By making it look like a black pencil has been written on it, the operator's eye irritation is kept constant and fatigue is reduced. At this time, the casing part (escutcheon) around the tube surface is also CR.
The color is designed to be close to the color emitted by the T phosphor.

一方、近年、オペレータに対して多大な情報を色分けに
より適確に与えるカラー表示装置が普及してきたが、こ
れらの表示装置ではペーパーホワイト表示が行なわれて
おらず、オペレータに対して疲労を与えている。
On the other hand, in recent years, color display devices that provide operators with a large amount of information accurately through color coding have become popular, but these display devices do not have paper white displays, which can cause operator fatigue. There is.

〔発明の目的〕[Purpose of the invention]

本発明はカラー表示の際のペーパーホワイト表示を比較
的簡単な構成にて容易に実聯でき、オペレータにかかる
目の疲労を軽減して作業環境を改善できるカラー表示装
置を提供することを目的とする。
An object of the present invention is to provide a color display device that can easily implement paper white display in color display with a relatively simple configuration, reduce eye fatigue on the operator, and improve the working environment. do.

〔発明の概要〕[Summary of the invention]

本発明は、複数枚のメモリプレーン構造をなすビットマ
ツプメモリをもつ表示装置に於いて、表示期間中は表示
タイミングに回期して上記ビットマツプメモリよシ続出
された表示データを出力し、帰線期間中は特定色の表示
データを出力する手段と、この各表示データを受けて、
そのビット内容に従う表示色データを出力するパレット
と、このパレットの各表示色データを書き替える手段と
を備えた構成としたもので、これにより比較的簡単な構
成で容易にカラー表示装置に於いてペーパーホワイト表
示機能を実現でき、オペレータに対する目の疲労を軽減
して作業環境を改善することができる。
In a display device having a bitmap memory having a plurality of memory plane structures, the present invention outputs display data successively outputted from the bitmap memory in synchronization with the display timing during a display period, and During the period, a means to output display data of a specific color and a means to receive each display data,
It has a configuration that includes a palette that outputs display color data according to the bit contents and a means for rewriting each display color data of this palette.This makes it easy to use a color display device with a relatively simple configuration. A paper white display function can be realized, reducing eye fatigue for operators and improving the working environment.

〔発明の実施例〕[Embodiments of the invention]

以下図面を参照して本発明の詳細な説明する。 The present invention will be described in detail below with reference to the drawings.

第1図は本発明の一実施例による要部の構成を示すブロ
ック図である。
FIG. 1 is a block diagram showing the configuration of main parts according to an embodiment of the present invention.

図中、llI:l:カラー表示制御を司るマイクロコン
ピュータ(μP)である。2は1画面分のカラー画素デ
ータを貯えるビットマツプメモリ(BMM)であり、こ
こでは4枚のメモリプレーン(PLANE7 、PLA
NE2.PLANEs 、 PLANE4 ) 2−1
.2−z 、 z−s 。
In the figure, llI:l is a microcomputer (μP) that controls color display control. 2 is a bitmap memory (BMM) that stores color pixel data for one screen, and here four memory planes (PLANE7, PLA
NE2. PLANEs, PLANE4) 2-1
.. 2-z, z-s.

2−4で構成される。3−1 、3−2.3−3゜3−
4はビットマツプメモリ2より続出される各メモリプレ
ーン2−1 、2−2 、2−3 、2−4のパラレル
データをそれぞれシリアルデータに変換するシフトレジ
スタ(SR−1,5R−2、5R−s 、 5R−4)
である。4はマイクロコンピュータ1からの設定値を保
持するポーダカラーレジスタ(BCR)である。5はボ
ーダカラーレジスタ4の出力(104−z。
Consists of 2-4. 3-1, 3-2.3-3゜3-
4 is a shift register (SR-1, 5R-2, 5R) that converts the parallel data of each memory plane 2-1, 2-2, 2-3, 2-4 sequentially outputted from the bitmap memory 2 into serial data. -s, 5R-4)
It is. Reference numeral 4 denotes a poder color register (BCR) that holds set values from the microcomputer 1. 5 is the output of the border color register 4 (104-z).

104−2 、 J o4−s 、 J o4−4)、
又はシフトレジスタ3−1 、3−2 、3−3 、3
−4の出力の何れか一方を表示対象として選択するセレ
クタである。6はセレクタ5の4ビツト出力(ZOS)
をアドレスとして、その番地領域に貯えられたデータを
出力するパレットであり、マイクロコンビエータIKよ
って各アドレスのデータが設定(書込み)可能である8
 7はパレット6の出力C1ot;−y、1oe;−e
104-2, J o4-s, J o4-4),
Or shift registers 3-1, 3-2, 3-3, 3
This is a selector for selecting one of the outputs of -4 as a display target. 6 is the 4-bit output of selector 5 (ZOS)
This is a pallet that outputs the data stored in the address area using 8 as an address, and the data at each address can be set (written) by the micro combiator IK.
7 is the output C1ot;-y, 1oe;-e of pallet 6
.

・ 、1o6−o)をビデオ信号(71117)K変換
する増幅器であり、8はこの増幅器7よシ出力されるビ
デオ信号(1OV)を受けてカラー画像で表示出力する
CRT表示器である。9は表示制御に必要な種々の信号
を生成する表示制御部である。
, 1o6-o) to a video signal (71117), and 8 is a CRT display that receives the video signal (1OV) output from this amplifier 7 and outputs it as a color image. 9 is a display control unit that generates various signals necessary for display control.

第2図(alはパレット6の構造を示す概念図、同図(
blはパレット6の内容を示す説明図である。
Figure 2 (al is a conceptual diagram showing the structure of the pallet 6;
bl is an explanatory diagram showing the contents of the palette 6.

第3図は増幅器7の構造を示す回路図であシ、7−1は
赤色(R)用の増幅器、7−2は緑色(G)用の増幅器
、7−3は青色(B)用の増幅器である。
FIG. 3 is a circuit diagram showing the structure of the amplifier 7. 7-1 is an amplifier for red (R), 7-2 is an amplifier for green (G), and 7-3 is an amplifier for blue (B). It's an amplifier.

とこで一実施例の動作を第1図乃至第3図を参照して説
明する。
Now, the operation of one embodiment will be explained with reference to FIGS. 1 to 3.

マイクロコンピュータ1はパレット6に対してそのエン
トリイアドレス″oooo’〜″1111”に対してそ
れぞれ表示したい色に対応した8ビツト8値を順次設定
してゆく。次に表示すべき画素データを表示したい色に
対応してビットマツプメモリ2の1枚又は複数枚のメモ
リプレーン(PLANE−i (i=1.2゜3+ ’
 ))に選択的に書き込む。今、例えばパレット6のエ
ントリイアドレス”oooi”に100000000”
のデータをセットし、ビットマツプメモリ2に”000
1”(z−z。
The microcomputer 1 sequentially sets 8-bit 8 values corresponding to the colors to be displayed for the entry addresses "oooo" to "1111" in the palette 6.The next pixel data to be displayed is to be displayed. One or more memory planes (PLANE-i (i=1.2°3+'
)). Now, for example, the entry address "oooi" of palette 6 is 100000000.
Set the data of “000” in bitmap memory 2.
1” (zz.

2−2.2−3=”O”、2−4=”l”)を書くと、
このデータは赤色(R)で表示される。
2-2.2-3="O", 2-4="l"), then
This data is displayed in red (R).

一方、帰線期間中(ここではデータ表示期間を除いたデ
ータ非表示期間のすべてを指す)は表示制御部9より帰
線信号10gが出力され、この期間のみセレクタ5がポ
ーダヵラーレジスタ4の出力をセレクトしてパレット6
に送出する。従って帰線期間中はボーダカラーレジスタ
4のデータ内容に従うパレット6のエントリイアドレス
のデータに応じた色が表示される。
On the other hand, during the retrace period (here refers to all data non-display periods except the data display period), the retrace signal 10g is output from the display control section 9, and only during this period the selector 5 controls the poder color register 4. Select output and go to Palette 6
Send to. Therefore, during the retrace period, a color corresponding to the data of the entry address of the palette 6 according to the data contents of the border color register 4 is displayed.

CRT表示器8はオーバースキャン機能を備えておシ、
帰線期間中のある所定の部分はパレット6の出力(1o
e−y、1oe−e、・・・。
The CRT display 8 is equipped with an overscan function.
During a certain predetermined portion during the flyback period, the output of pallet 6 (1o
e-y, 1oe-e,...

1ot;−o)で指示される色、即ちボーダヵラーレジ
スタ4で指定されたパレット6のアドレスのデータ内容
によって決まる表示色にて表示されることになる。この
際のパレット6の構造を第2図(alに示す。このパレ
ット6は4ピツトのアドレス入力(1os−z、1os
−2゜103−3,103−4)に応じた16のエント
リイがあシ、各エントリイは8ビツトからなる。この各
エントリイの内容はマイクロコンピュータ1によつて書
き替え可能である。この8ビツトのデータ106−7 
、106−6 、・・ν。
1ot;-o), that is, the display color determined by the data content of the address of the palette 6 specified by the border color register 4. The structure of the pallet 6 at this time is shown in FIG.
-2°103-3, 103-4), each entry consists of 8 bits. The contents of each entry can be rewritten by the microcomputer 1. This 8-bit data 106-7
, 106-6,...ν.

106−0は第2図(blに示すようにR,G、Bの色
信号に割当てられておシ、オール″o”では〔黒〕、オ
ール″′1”では〔白〕となるように次段の増幅器7に
接続されている。この増幅器7の構造を第3図に示して
いる。図中、増幅器2−1は赤(R)、増幅器7−2は
緑(G)、増幅器7−3は青(B)に対応しておシ、そ
れぞれ図示する如くパレット6の出力106−7゜10
6−6、・・・、106−0が供給される。これら各信
号の入力状態に応じた出力値がR,G。
106-0 is assigned to the R, G, and B color signals as shown in Figure 2 (bl), so that when all "o" it is [black] and when all "'1" is [white]. It is connected to the next stage amplifier 7. The structure of this amplifier 7 is shown in Fig. 3. In the figure, amplifier 2-1 is red (R), amplifier 7-2 is green (G), -3 corresponds to blue (B), and the output of pallet 6 is 106-7°10 as shown in the figure.
6-6, . . . , 106-0 are supplied. The output values corresponding to the input states of these signals are R and G.

Bのカラー用ビデオ偵号107−1 、107−2.1
07−3としてCRT表示器8に供給される。この例で
は256種の色の表示が可能である。
B color video reconnaissance 107-1, 107-2.1
It is supplied to the CRT display 8 as 07-3. In this example, 256 types of colors can be displayed.

以下、ペーパーホワイト表示を含む各表示モードについ
て説明する。
Each display mode including paper white display will be explained below.

A、ペーパーホワイト表示 モートド・・外部よりこのモードが指定されるとマイク
ロコンビエータ1の制御の下に、ボーダカラーレジスタ
にはピットマツプメモリ2の初期値と同じ値”oooo
”がセットされる。又、パレット6のエントリイ”oo
oo”には、”11111111”のデータが、それ以
外のエントリイにはオール″0”のデータがそれぞれセ
ットされる。これにより、ピットマツプメモリ2の何れ
のメモリプレーンに書かれた画素データであっても黒で
表示される。
A. Paper white display mode... When this mode is specified externally, under the control of the micro combiator 1, the border color register is set to the same value as the initial value of the pit map memory 2 "oooo"
" is set. Also, the entry number of palette 6 "oo
The data “11111111” is set in “oo”, and the data of all “0” is set in the other entries. As a result, the pixel data written in any memory plane of the pit map memory 2 is set. It is displayed in black even if the

モード2・・・このモードが指定されるとポーダカラー
レジスタ4にはピットマツプメモリ2の初期値と同じ値
″’oooo”がセットされる。又、パレット6のエン
トリイ ”oooo”にはオール″1″のデータが、次のエント
リイ″’0001”にはオール″′0″のデータがそれ
ぞれセットされる。
Mode 2: When this mode is designated, the same value as the initial value of the pit map memory 2, ``'oooo'', is set in the poder color register 4. Further, data of all "1" is set in the entry "oooo" of the palette 6, and data of all "'0" is set in the next entry "0001".

他のエントリイの内容は変わらない。データの書かれる
対象となるピットマツプメモリ2のブレーンは1枚のメ
モリプレーン2−4のみとなシ、全てのデータがこのブ
レーンに書かれる。
The contents of other entries remain unchanged. The brain of the pit map memory 2 to which data is written is only one memory plane 2-4, and all data is written to this brain.

モード3・・・このモードが指定されるとボーダカラー
レジスタ4にはピットマツプメモリ2の初期値と同じ値
”oooo”がセットされる。又、パレット6の各エン
トリイのデータ内容は全て′1″と′0″が反転される
。即ち、エントリイ@oooo”にはもともとオール′
″0”のデータがセットされており、反転の結果、オー
ル′″1”となる。又、エントリイ′″1111″には
オール″1”のデータがセットされており、反転の結果
、オール″′O″となる。この結果、ペーパーホワイト
の画面に、白は黒で、黒は白で、その他の色は補色で表
示されることになる。
Mode 3: When this mode is designated, the same value "oooo" as the initial value of the pit map memory 2 is set in the border color register 4. Also, the data contents of each entry in the palette 6 are all inverted to ``1'' and ``0''. In other words, the entry ``@oooo'' originally had all '
Data of ``0'' is set, and as a result of inversion, all ``1'' results. Further, data of all "1" is set in the entry ``1111'', and as a result of inversion, the data becomes all "'O". As a result, on the Paper White screen, white is displayed as black, black is displayed as white, and other colors are displayed as complementary colors.

モード4・・・このモードが指定されると、ボーダカラ
ーレジスタ4にはピットマツプメモリ2の初期値と同じ
値″oooo’がセットされる。又、パレット6のエン
トリイの”oooo″と’1111″のみがそれぞれオ
ール″′0”→オール″′1”、オール″1″→オール
”0”に反転され、その他の色は反転されない。この結
果、ペーパーホワイトの画面に、白は黒で、黒は白で、
その他の色はそのitの色で表示される。
Mode 4: When this mode is specified, the border color register 4 is set to the same value "oooo" as the initial value of the pit map memory 2. Also, the entry "oooo" and '1111' of the palette 6 are set. "" is inverted from all "'0" to all "'1" and from all "1" to all "0", and the other colors are not inverted. As a result, on the paper white screen, white is black, black is white,
Other colors are displayed in their it color.

B、ノーマル表示 ポーダカラーレジスタ4の内容に従うパレット6のエン
トリイにオールl′0”のデータをセットする。ピット
マツプメモリ2の初期値に対応するパレット6のエント
リイにオール′″0”のデータをセットする。その他の
エントリイには指定値をセットする。これによりノーマ
ル表示モードの表示が行なわれる。
B. Set all l'0' data to the entry of the palette 6 according to the contents of the normal display poder color register 4. Set the data of all '0' to the entry of the palette 6 corresponding to the initial value of the pit map memory 2. is set. Specified values are set in other entries. This causes normal display mode display.

C0画面保護表示 本装置をオペレータが操作しない時間が一定時間継続し
たとき、又は、本装置にホスト側からのアクセスが一定
時間なかったとき、現行のパレット6の内容をセーブし
、これに代ってその値に応じた特定の値をセットする。
C0 screen protection display When the operator does not operate this device for a certain period of time, or when this device is not accessed from the host side for a certain period of time, the contents of the current palette 6 are saved and a replacement is displayed. and set a specific value depending on that value.

たとえば、第2図(b)に示す赤(R)の部分が′″0
10”より大きいものはすべて′010”とし、小さい
ものはそのままとする。又、緑(G)の部分も赤(R)
と同様にする。青(B)の部分は01″よシ大きいもの
は”oi”とし、それよシ小さいものはそのままとする
。このように色レベルを成る値を境に抑止することによ
り画面保護表示が行なえる。
For example, the red (R) part shown in Figure 2(b) is
Anything larger than 10" should be set to '010', and anything smaller should be left as is. Also, the green (G) part is also red (R)
Do the same as. For the blue (B) part, if it is larger than 01", set it to "oi", and if it is smaller than that, leave it as is. Screen protection display can be performed by suppressing the color level at the border. .

この表示モード下に於いて、オペレータが操作したとき
、又はホスト側からのアクセスがあったときは、上記セ
ーブした値をリストアする。
Under this display mode, when an operator performs an operation or there is an access from the host side, the saved values are restored.

以上の説明ではボーダカラーレジスタ4の内容とビット
マツプメモリ2の初期値を同じ′″0000″とした場
合について述べたが違う場合であっても画面上での背景
色が異なるだけで同様の動作となることは明白である。
In the above explanation, we have described the case where the contents of border color register 4 and the initial value of bitmap memory 2 are the same ``0000'', but even if they are different, the operation is the same except that the background color on the screen is different. It is clear that

次に第4図を参照して本発明の他の実施例を説明する。Next, another embodiment of the present invention will be described with reference to FIG.

この第4図に示す構成が上記した第1図に示す一実施例
の構成と特に異なるところは、第1図に示すセレクタ5
に代ってプルダウン/プルアップ抵抗10−J 、 1
0−2 、 I O−3,10−4をビットマツプメモ
リ2の各メモリプレーン2−1 、2−2 、2−3 
、2−4と、シフトレジスタ3−1 、3−2 、3−
3 。
The configuration shown in FIG. 4 is particularly different from the configuration of the embodiment shown in FIG.
Pull-down/pull-up resistor 10-J, 1 instead of
0-2, IO-3, 10-4 to each memory plane 2-1, 2-2, 2-3 of bitmap memory 2.
, 2-4, and shift registers 3-1, 3-2, 3-
3.

3−4との間に設けている。It is provided between 3 and 4.

このような構成として、帰線期間中に於いては帰線信号
10gにより、図示しない手段によりビットマツプメモ
リ2の各メモリプレーン2−1 、2−2 、2−3 
、2−4の出力をフローティング状態とする。具体的に
は、例えば上記各メモリプレーン2−1 、2−2 、
2−3 。
With such a configuration, during the retrace period, each memory plane 2-1, 2-2, 2-3 of the bitmap memory 2 is connected by means not shown in the retrace signal 10g.
, 2-4 are set in a floating state. Specifically, for example, each of the memory planes 2-1, 2-2,
2-3.

2−4の出力端にスリーステートゲートを介在して、同
ゲートを表示制御部9からの帰線信号108により、メ
モリプレーン2−1.2−2゜2−3.2−4の出力端
と、抵抗10−1゜10−2 、10−3 、 I O
−4が接続されたシフトレジスタ3−1 、 J−2、
3−3、3−4の入力端との間を絶縁することにより容
易に達成できる。その結果、プルダウン又はプルアップ
の状態(Vaaレベル/GNDレベル)に応じて、各メ
モリプレーン2−1 、2−2 、2−j、2−4の出
力レベル102−1.102−2゜102−3 、10
2−4が決まり、第1図に示すセレクタ5により切替え
る構成とした場合のボーダカラーレジスタ4に設定した
特定値を出力する際と同じ効果をもたらす。その他の動
作は上記した一実施例と同様であるのでここではその説
明を省略する。
A three-state gate is interposed at the output end of memory plane 2-4, and the gate is connected to the output end of memory plane 2-1.2-2゜2-3.2-4 by retrace signal 108 from display control section 9. and resistance 10-1゜10-2, 10-3, IO
-4 are connected to shift registers 3-1, J-2,
This can be easily achieved by insulating between the input ends of 3-3 and 3-4. As a result, the output level of each memory plane 2-1, 2-2, 2-j, 2-4 varies depending on the pull-down or pull-up state (Vaa level/GND level). -3, 10
2-4 is determined, and the same effect as when outputting the specific value set in the border color register 4 is achieved in the case where the switching is performed by the selector 5 shown in FIG. Other operations are the same as those in the above-described embodiment, so their explanation will be omitted here.

以上のようなパレットを用いた構成とすることにより、
カラー表示に於けるペーパーホワイト表示が簡単な構成
で容易に実現できる。この結果、オペレータに対して目
の疲労を軽減することができ、良好な作業環境を実現す
ることができる。
By using the above-mentioned pallet configuration,
Paper white display in color display can be easily realized with a simple configuration. As a result, eye fatigue for the operator can be reduced, and a favorable working environment can be realized.

〔発明の効果〕〔Effect of the invention〕

以上詳記したように本発明によれば、複数枚のメモリプ
レーン構造をなすビットマツプメモリをもつ表示袋あに
於いて、表示期間中は表示タイミングに同期して上記ビ
ットマツプメモリよシ読出された表示データを出力し、
帰線期間中は特定色の表示データを出力する手段と、こ
の各表示データを受けて、そのビット内容に従う表示色
データを出力するパレットと、このパレットの各表示色
データを書き替える手段とを有してなる構成としたこと
により、比較的簡単な構成で容易にカラー表示装置に於
いてペーパーホワイト表示機能を実現でき、これKより
オペレータに対する目の疲労を軽減して作業環境を改善
することができる。
As detailed above, according to the present invention, in a display bag having a bitmap memory having a plurality of memory plane structures, the bitmap memory is read out in synchronization with the display timing during the display period. output the displayed data,
During the blanking period, means for outputting display data of a specific color, a palette for receiving each display data and outputting display color data according to the bit contents, and means for rewriting each display color data of this palette. By adopting the configuration, it is possible to easily realize a paper white display function in a color display device with a relatively simple configuration, which reduces eye fatigue for the operator and improves the working environment. I can do it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図(
alは上記実施例に於けるパレットの構造を示す概念図
、同図(blは同パレットの内容を説明するための図、
第3図は上記実施例に於ける増幅器の構成を示す回路図
、第4図は本発明の他の実施例を示すブロック図である
。 1・・・マイクロコンピュータ(μP)、2・・・ビッ
トマツプメモリ(BMM)、PLANEz。 PLANEz 、PLANEJ 、PLANEJ・・・
メモリプレーン、3−1.3−2.3−3.3−4・・
・シフトレジスタ(SR−1,5R−2。 5R−s 、 5R−4)、4・・・ポーダカラーレジ
スタ(BCR)、s・・・セレクタ、6・・・パレット
、7・・・増幅器、8・・・CRT表示器、9・・・表
示制御部、10−1 、10−2 、1θ−3,10−
4・・・プルダウン/プルアップ抵抗。 出願人代理人 弁理士  鈴  江  武  彦第1図 第2図 第3図
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 (
al is a conceptual diagram showing the structure of the palette in the above embodiment; bl is a diagram for explaining the contents of the palette;
FIG. 3 is a circuit diagram showing the configuration of the amplifier in the above embodiment, and FIG. 4 is a block diagram showing another embodiment of the present invention. 1... Microcomputer (μP), 2... Bit map memory (BMM), PLANEz. PLANEz, PLANEJ, PLANEJ...
Memory plane, 3-1.3-2.3-3.3-4...
・Shift register (SR-1, 5R-2. 5R-s, 5R-4), 4...Poder color register (BCR), s...Selector, 6...Palette, 7...Amplifier , 8... CRT display, 9... display control unit, 10-1, 10-2, 1θ-3, 10-
4...Pull-down/pull-up resistor. Applicant's representative Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 3

Claims (10)

【特許請求の範囲】[Claims] (1)表示データを記憶する複数枚のメモリプレーン構
造をなすビットマップメモリと、表示期間中は表示タイ
ミングに同期して上記ビットマップメモリより読出され
た表示データを出力し、帰線期間中は特定色の表示デー
コを出力する手段と、この手段により出力された上記各
表示データを受けてそのビット内容に従う表示色データ
を出力するパレットと、このパレットの各表示色データ
を書き替える手段とを具備してなることを特徴とするカ
ラー表示装置。
(1) A bitmap memory that stores display data and has a structure of multiple memory planes; during the display period, display data read from the bitmap memory is output in synchronization with the display timing; during the retrace period, the display data is read out from the bitmap memory; A means for outputting a display deco of a specific color, a palette for receiving each of the display data outputted by the means and outputting display color data according to the bit contents thereof, and means for rewriting each display color data of this palette. A color display device comprising:
(2)上記パレットの各表示色データの書き替えはモー
ド指定に従い実行される特許請求の範囲第1項記載のカ
ラー表示装置。
(2) The color display device according to claim 1, wherein the rewriting of each display color data of the palette is executed according to a mode specification.
(3)上記帰線期間中に出力される特定色の表示データ
は書き替え可能な状態で保持される特許請求の範囲第1
項記載のカラー表示装置。
(3) The display data of a specific color output during the retrace period is held in a rewritable state.
Color display device as described in section.
(4)上記帰線期間中に出力される表示データと上記ビ
ットマップメモリの初期値とを同一のデータ内容とした
特許請求の範囲第1項記載のカラー表示装置。
(4) The color display device according to claim 1, wherein the display data output during the flyback period and the initial value of the bitmap memory have the same data content.
(5)上記帰線期間中に出力される表示データ、又は上
記ビットマップメモリの初期値、又はその双方により指
定されるところの上記パレットの表示色データとして白
色データを選択的に設定し、その他のパレットの表示色
データとして黒色データを選択的に設定する特許請求の
範囲第2項記載のカラー表示装置。
(5) Selectively set white data as the display color data of the palette specified by the display data output during the retrace period, the initial value of the bitmap memory, or both, and other 3. The color display device according to claim 2, wherein black data is selectively set as display color data of the palette.
(6)上記帰線期間中に出力される表示データ、又は上
記ビットマップメモリの初期値、又はその双方により指
定されるところの上記パレットの表示色データとして白
色データを選択的に設定し、ノーマル表示モードの際に
白色データが設定されるところのパレットの表示色デー
タを選択的に黒色データに置換えて設定する特許請求の
範囲第2項記載のカラー表示装置。
(6) Selectively set white data as the display color data of the palette specified by the display data output during the retrace period, the initial value of the bitmap memory, or both, and 3. The color display device according to claim 2, wherein display color data of a palette in which white data is set during display mode is selectively replaced with black data.
(7)上記帰線期間中に出力される表示データ、又は上
記ビットマップメモリの初期値、又はその双方により指
定されるところの上記パレットの表示色データとして白
色データを選択的に設定し、ノーマル表示モードの際に
白色データが設定されるところのパレットの表示色デー
タを選択的に黒色データに置換えて設定し、その他のパ
レットの表示色データをビット反転して選択的に設定す
る特許請求の範囲第2項記載のカラー表示装置。
(7) Selectively set white data as the display color data of the palette specified by the display data output during the retrace period, the initial value of the bitmap memory, or both, and In a display mode, display color data of a palette where white data is set is selectively replaced and set with black data, and display color data of other palettes is selectively set by bit inversion. Color display device according to scope 2.
(8)上記表示データを上記ビットマップメモリの1枚
の特定メモリプレーンのみに書き込み、同メモリプレー
ンの出力データによって指定されるところのパレットの
表示色データとして黒色データを選択的に設定し、上記
帰線期間中に出力される表示データ、又は上記ビットマ
ップメモリの初期値、又はその双方により指定されると
ころの上記パレットの表示色データとして白色データを
選択的に設定する特許請求の範囲第2項記載のカラー表
示装置。
(8) Write the display data to only one specific memory plane of the bitmap memory, selectively set black data as the display color data of the palette specified by the output data of the memory plane, and Claim 2, wherein white data is selectively set as the display color data of the palette specified by the display data output during the flyback period, the initial value of the bitmap memory, or both. Color display device as described in section.
(9)表示状態時に於いて、オペレータ操作の無い状態
が一定時間続いたとき、上記パレットの表示色データを
チェックし、その表示色データが所定のレベルを越えて
いるときは所定のレベルに書き替え、オペレータの操作
があったときに元のレベルに戻す特許請求の範囲第1項
記載のカラー表示装置。
(9) In the display state, when there is no operator operation for a certain period of time, the display color data on the palette is checked, and if the display color data exceeds a predetermined level, it is written at a predetermined level. 2. The color display device according to claim 1, wherein the color display device returns to its original level when an operator performs an operation.
(10)表示状態時に於いて、ホスト機器からのアクセ
スの無い状態が一定時間続いたとき、上記パレットの表
示色データをチェックし、その表示色データが所定のレ
ベルを越えているときは所定のレベルに書き替え、ホス
ト機器からのアクセスが発生したときに元のレベルに戻
す特許請求の範囲第1項記載のカラー表示装置。
(10) In the display state, when there is no access from the host device for a certain period of time, the display color data of the palette is checked, and if the display color data exceeds a predetermined level, a predetermined 2. The color display device according to claim 1, wherein the color display device rewrites the level to the original level and returns to the original level when access from a host device occurs.
JP60244320A 1985-10-31 1985-10-31 Color display unit Pending JPS62103695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60244320A JPS62103695A (en) 1985-10-31 1985-10-31 Color display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60244320A JPS62103695A (en) 1985-10-31 1985-10-31 Color display unit

Publications (1)

Publication Number Publication Date
JPS62103695A true JPS62103695A (en) 1987-05-14

Family

ID=17116966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60244320A Pending JPS62103695A (en) 1985-10-31 1985-10-31 Color display unit

Country Status (1)

Country Link
JP (1) JPS62103695A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461422A (en) * 1977-10-26 1979-05-17 Hitachi Ltd Color graphic display unit
JPS6017490A (en) * 1984-04-04 1985-01-29 株式会社日立製作所 Color display unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461422A (en) * 1977-10-26 1979-05-17 Hitachi Ltd Color graphic display unit
JPS6017490A (en) * 1984-04-04 1985-01-29 株式会社日立製作所 Color display unit

Similar Documents

Publication Publication Date Title
KR100218987B1 (en) Video display apparatus and external storage device used therein
US5185859A (en) Graphics processor, a graphics computer system, and a process of masking selected bits
KR100429580B1 (en) Readable matrix addressable display system
KR100275744B1 (en) Lcd controller for graphic and character mixed display
JPS6156397A (en) Color liquid crystal display unit
US4599610A (en) Overlaying information on a video display
EP0093954A2 (en) Image display memory unit
CA1233279A (en) Color image display apparatus
JP3756532B2 (en) Image display device
JPS62103695A (en) Color display unit
US10019215B2 (en) Signal controlling method and display panel utilizing the same
JP2561810B2 (en) Hardware-assisted pixel reformatting during bit boundary block transfers
JPH0782315B2 (en) Image processing device
JPS59140487A (en) Inversion display controller
JP2001051657A (en) Color liquid crystal display
JPS61184589A (en) Image output unit
JP2774715B2 (en) Dot matrix display device and method of writing to multiplex display RAM in the same
JPS6317494A (en) Cursor color display
JPS59172683A (en) Display unit
JPS63198092A (en) Display device
EP0161319A1 (en) Apparatus for controlling writing and reading in relation to graphic memory
JPS6295581A (en) Video display unit
JPS6188295A (en) Underline display circuit
JPS62102288A (en) Bit map display unit
JPS62267793A (en) Bit map display unit