JPS61273584A - Display unit - Google Patents

Display unit

Info

Publication number
JPS61273584A
JPS61273584A JP60117042A JP11704285A JPS61273584A JP S61273584 A JPS61273584 A JP S61273584A JP 60117042 A JP60117042 A JP 60117042A JP 11704285 A JP11704285 A JP 11704285A JP S61273584 A JPS61273584 A JP S61273584A
Authority
JP
Japan
Prior art keywords
display
memory
display area
pattern
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60117042A
Other languages
Japanese (ja)
Inventor
大沼 庄治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60117042A priority Critical patent/JPS61273584A/en
Publication of JPS61273584A publication Critical patent/JPS61273584A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は表示器の非表示エリアに所定の表示情報を出力
することの)きる表示装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a display device that can output predetermined display information to a non-display area of a display device.

(発明の技術的背景とその問題点) CRT表示装置においては、文字や図形を表示する表示
エリアに必要な表示情報を出力するために通常リフレッ
シュメモリが設けられている。すなわち、リフレッシュ
メモリ内に所定の情報を入力し、これを順次走査しなが
ら表示器に出力することにより表示エリアに所定の文字
や図形を表示することができる。
(Technical Background of the Invention and Problems thereof) A CRT display device is usually provided with a refresh memory to output necessary display information to a display area for displaying characters and figures. That is, by inputting predetermined information into the refresh memory and outputting it to the display while sequentially scanning it, predetermined characters and figures can be displayed in the display area.

従来のCRT表示装置ではこのリフレッシュメモリ以外
には画像表示のためのメモリを有していないため、表示
エリア以外の部分(以下非表示エリアという)はCRT
管面の地色のままか、またはオーバスキャン手法により
一定輝度で無条件に発光するだけであり、見にくく疲れ
やすいという問題がある。
Conventional CRT display devices have no memory for displaying images other than this refresh memory, so areas other than the display area (hereinafter referred to as non-display areas) are
The problem is that the screen remains the same as the background color of the screen, or emit light unconditionally at a constant brightness using an overscan method, making it difficult to see and tiring.

一方、近年見易い画面表示をするために、一定の方法で
ドツトを間引いてCRT管面を発光させて背景を表示し
、この上に情報を表示することが行われるようになった
が、非表示エリアではこのような背景の表示ができない
ため不自然な画面表示となってしまう欠点がある。これ
らの欠点を解消するために表示エリアを管面一杯まで広
げることも考えられるが、この場合にはこれに対応する
リフレッシュメモリをその分だけ多く必要とするため装
置全体の価格が上昇してしまうという欠点がある。
On the other hand, in recent years, in order to make the screen display easy to read, it has become possible to thin out the dots using a certain method and make the CRT tube surface emit light to display the background, and then display information on top of this. Since such a background cannot be displayed in the area, there is a drawback that the screen display becomes unnatural. In order to eliminate these drawbacks, it may be possible to expand the display area to the full screen, but in this case, the corresponding amount of refresh memory would be required, which would increase the price of the entire device. There is a drawback.

(発明の目的) この発明は上述した欠点を改善するためになされたもの
で、余分なリフレッシュメモリを設けることなく非表示
エリアに任意のパターンで背景表示をすることのできる
表示装置を提供することを目的とする。
(Object of the Invention) The present invention has been made in order to improve the above-mentioned drawbacks, and it is an object of the present invention to provide a display device that can display a background in an arbitrary pattern in a non-display area without providing an extra refresh memory. With the goal.

〔発明の概要〕[Summary of the invention]

上記目的達成のため、本発明にかかる表示装置において
は表示器の表示エリアに出力すべき第1の表示情報を記
憶するリフレッシュメモリと、非表示エリアに出力すべ
き第2の表示情報を記憶するパターンメモリと、表示の
タイミングに合わせて変化するラスタ番号をアドレス入
力としてパターンメモリ内の第2の表示情報を読み出す
読み出し手段と、ラスタ番号が表示エリアあるいは非表
示エリアのいずれであるかに対応してリフレッシュメモ
リおよびパターンメモリのいずれかを選択して表示器に
出力するセレクタとを具備し、非表示エリアに第2の表
示情報を出力するようにしている。これにより非表示エ
リアに任意パターンの背景表示ができ、見易さが向上す
る。
In order to achieve the above object, the display device according to the present invention includes a refresh memory that stores first display information to be output to the display area of the display device, and a refresh memory that stores second display information to be output to the non-display area. A pattern memory, a reading means for reading out second display information in the pattern memory by using a raster number that changes in accordance with the display timing as an address input, and a raster number that corresponds to whether it is a display area or a non-display area. and a selector that selects either the refresh memory or the pattern memory and outputs the selected one to the display, and outputs the second display information to the non-display area. This allows a background display of an arbitrary pattern to be displayed in the non-display area, improving visibility.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を図面に基づいて詳細に説明する。 Embodiments of the present invention will be described in detail below based on the drawings.

第1図はこの発明の一実施例を示す表示装置のブロック
図である。パスライン101には装置全体の制御をつか
さどるCPU1、表示エリアに表示される文字や図形を
格納しておく文字パターンメモリ2、表示エリアに対応
して表示すべき内容を格納するリフレッシュメモリ3、
この発明により新たに付加された、非表示エリアに対応
して背景表示を格納するためのパターンメモリ4および
表示タイミングを制御するための制御部5が接続されて
いる。      。
FIG. 1 is a block diagram of a display device showing one embodiment of the present invention. The pass line 101 includes a CPU 1 which controls the entire device, a character pattern memory 2 which stores characters and figures to be displayed in the display area, a refresh memory 3 which stores contents to be displayed corresponding to the display area,
A pattern memory 4 for storing a background display corresponding to a non-display area and a control section 5 for controlling display timing, which are newly added according to the present invention, are connected. .

リフレッシュメモリ3とパターンメモリ4とはセレクタ
6にその格納情報を出力するように動作し、表示タイミ
ング制御部5からの制御信号107.108に応じてい
ずれかのメモリの内容を選択して並直列変換器7に信号
ライン104を介して伝送する。
The refresh memory 3 and the pattern memory 4 operate to output their stored information to the selector 6, and the contents of either memory are selected in response to control signals 107 and 108 from the display timing control section 5 and are arranged in parallel and serially. It is transmitted via signal line 104 to converter 7 .

並直列変換器7によりラスタスキャン信号に変換された
画像情報は信号線105を介して表示器8に伝送され画
像表示が行われる。
The image information converted into a raster scan signal by the parallel-to-serial converter 7 is transmitted to the display 8 via the signal line 105 and displayed as an image.

次に第1図の装置の動作を説明する。第2図は表示器8
の管面の構成を示したものであるが、表示エリア30と
非表示エリア40とにより構成される。
Next, the operation of the apparatus shown in FIG. 1 will be explained. Figure 2 shows display 8
This figure shows the structure of the tube surface, which is composed of a display area 30 and a non-display area 40.

まず通常の文字を表示エリア30に表示する場合の動作
について説明する。リフレッシュメモリ3内の表示情報
は表示のタイミングに合わせて表示タイミング制御部5
により制御線(図示せず)を介して順次読み出され、信
号線102を通りセレクタ6に読み出される。
First, the operation when displaying normal characters in the display area 30 will be explained. The display information in the refresh memory 3 is controlled by the display timing control unit 5 according to the display timing.
The signals are sequentially read out via control lines (not shown) and read out to the selector 6 through the signal line 102.

次いで表示情報は表示タイミング制御部5からの制御信
号107.108に応じて並直列変換器7に信号線10
4を通って伝送され、ドツトシリアルな信号に変換され
て信号線105を介して表示器8に送られ表示がされる
Next, the display information is transferred to the parallel-to-serial converter 7 via the signal line 10 in accordance with control signals 107 and 108 from the display timing control section 5.
4, is converted into a dot serial signal, and is sent to the display 8 via the signal line 105 for display.

なお、リフレッシュメモリ3と表示器8との間ではアド
レスとその表示位置とはあらかじめ対応が取られている
。したがってCPU1が文字パターンメモリ2をアクセ
スし、読み出したパターンデータをリフレッシュメモリ
3の所望のアドレスに書き込めば表示器8の対応する位
置に文字が表示されることになる。
Note that between the refresh memory 3 and the display 8, the addresses and their display positions are corresponded in advance. Therefore, if the CPU 1 accesses the character pattern memory 2 and writes the read pattern data to a desired address in the refresh memory 3, the character will be displayed at the corresponding position on the display 8.

一般にリフレッシュメモリ3の先頭番地は表示器8の表
示エリア30の左上端に対応するように構成されている
ため、例えばリフレッシュメモリ3の先頭から文字パタ
ーンメモリ2内に格納された文字を読み出してABCD
と書き込むと、第2図に示すように表示エリア3oの左
上端部から順にABCDと表示される。
In general, the start address of the refresh memory 3 is configured to correspond to the upper left corner of the display area 30 of the display 8, so for example, characters stored in the character pattern memory 2 are read from the start of the refresh memory 3 and read out in ABCD.
When written, ABCD is displayed in order from the upper left corner of the display area 3o as shown in FIG.

次に非表示エリア40に表示情報を出力する場合につい
ての動作を説明する。非表示エリア40に表示される表
示情報はすべてパターンメモリ4に格納されている。こ
のパターンメモリ4内の表示情報は表示のタイミングに
合わせて変化するラスタ番号をアドレス入力として読み
出すように構成されている。
Next, the operation for outputting display information to the non-display area 40 will be explained. All display information displayed in the non-display area 40 is stored in the pattern memory 4. The display information in the pattern memory 4 is configured so that a raster number that changes in accordance with the display timing is read out as an address input.

第3図(A)、(B)はそれぞれパターンメモリ4のメ
モリ内容を示すメモリマツプである。パターンメモリは
本実施例の場合には8ビツト×8エントリのRAMで構
成されている。RAMのアドレスはO〜7の8エントリ
となっている。またメモリマツプの内容はCPU1によ
って順次アクセスすることにより書き換えが可能である
3A and 3B are memory maps showing the memory contents of the pattern memory 4, respectively. In this embodiment, the pattern memory is composed of an 8-bit x 8-entry RAM. The RAM has eight entries numbered 0 to 7. Furthermore, the contents of the memory map can be rewritten by sequential access by the CPU 1.

なお第3図(A)に示すメモリマツプを用いた場合には
非表示エリア40に千鳥模様が、第3図(B)のメモリ
マツプを用いた場合にはチェックパターンがそれぞれ表
示されることになる。
Note that when the memory map shown in FIG. 3(A) is used, a zigzag pattern is displayed in the non-display area 40, and when the memory map shown in FIG. 3(B) is used, a check pattern is displayed.

パターンメモリ4には表示タイミング制御部5から3ビ
ツトのアドレス信号106が入力しており、CPU1が
メモリマツプの内容を更新する際にはCPLJlの指定
したアドレス値が、それ以外の時には表示のタイミング
に合せて変化するラスタ番号がアドレス信号106とし
て与えられる。
A 3-bit address signal 106 is input to the pattern memory 4 from the display timing control unit 5, and when the CPU 1 updates the contents of the memory map, the address value specified by CPLJl is input, and at other times, the address signal 106 is input to the display timing. A raster number that changes accordingly is given as an address signal 106.

なお更新と表示との調停はこの種のメモリアクセスの競
合処理において周知であるのでその説明は省略する。表
示のタイミングのラスタ番号がアドレス入力としてパタ
ーンメモリ4に与えられ、その結果読み出されたパター
ンデータは信号線103を通してセレクタ6に入る。セ
レクタ6には制御信号107と108とが表示タイミン
グ制御部5から入力されており、制御信号107に対応
してリフレッシュメモリ3からの表示情報がセレクトさ
れ、制御信号10c8に対応してパターンメモリ4内の
表示情報がセレクトされ、信号線104を通して並直列
変換器7に入力される。
Note that the arbitration between update and display is well known in this type of memory access conflict processing, so its explanation will be omitted. The raster number of the display timing is given to the pattern memory 4 as an address input, and the pattern data read out as a result enters the selector 6 through the signal line 103. Control signals 107 and 108 are inputted to the selector 6 from the display timing control section 5, display information from the refresh memory 3 is selected in response to the control signal 107, and display information is selected from the pattern memory 4 in response to the control signal 10c8. The display information within is selected and input to the parallel-to-serial converter 7 through the signal line 104.

第4図はセレクタ6の動作を説明するためのタイミング
チャートを示したもので、制御信号107.108に対
応してリフレッシュメモリ3とパターンメモリ4とに格
納された表示情報が信号線104に出力される様子を示
している。
FIG. 4 shows a timing chart for explaining the operation of the selector 6, in which display information stored in the refresh memory 3 and pattern memory 4 is output to the signal line 104 in response to control signals 107 and 108. It shows how it is done.

なお非表示エリア40に出力される表示情報信号と表示
器8の垂直同期信号との関係も同時にタイミングチャー
トとして図示しであるとおり、垂直同期信号は制御信号
108がハイレベルである期間中に出ノ〕される。
Note that the relationship between the display information signal output to the non-display area 40 and the vertical synchronization signal of the display device 8 is also shown in the timing chart, and the vertical synchronization signal is output during the period when the control signal 108 is at a high level.ノ] to be done.

このようにしてセレクタ6により表示エリア30に出力
される表示情報と非表示エリア40に出力される表示情
報とが選択的に表示器8に入り、通常の文字表示の場合
と同様に表示が行われる。
In this way, the display information output to the display area 30 and the display information output to the non-display area 40 by the selector 6 are selectively entered into the display 8, and the display is performed in the same way as in normal character display. be exposed.

(発明の効果) 以上実施例に基づいて詳細に説明したように、本発明に
よれば非表示エリアに出力すべき表示情報を記憶するパ
ターンメモリを設け、リフレッシュメモリ内容との選択
を行っているので任意のパターンの背景表示を非表示エ
リアにすることができる。
(Effects of the Invention) As described above in detail based on the embodiments, according to the present invention, a pattern memory is provided for storing display information to be output to a non-display area, and selection is made between the pattern memory and the refresh memory contents. Therefore, any pattern of background display can be made into a hidden area.

これにより大容量のリフレッシュメモリを用いることな
く画面表示が多様化できるため見易い画面となり、しか
も長時間見ても疲れにくい画面表示を実現することがで
きる。
This makes it possible to diversify screen displays without using a large capacity refresh memory, resulting in a screen that is easy to view and that does not cause fatigue even when viewed for a long time.

さらにパターンメモリをRAMで構成しておけばCPU
により書き換えが可能であるため多様な画面を構成する
ことができる。
Furthermore, if the pattern memory is configured with RAM, the CPU
Since it can be rewritten, a variety of screens can be configured.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例にかかる表示装置のブロック
図、第2図はこの発明に用いられる表示器の雪面の表示
構成を示した図、第3図は本発明に用いられるパターン
メモリの内容を示すメモリマツプ、第4図は第1図の動
作を説明するための動作タイミングチャートである。 2・・・文字パターンメモリ、3・・・リフレッシュメ
モリ、4・・・パターンメモリ、5・・・表示タイミン
グ制御部、6・・・セレクタ、8・・・表示器、30・
・・表示エリア、40・・・非表示エリア、106・・
・アドレス信号、107.108・・・制御信号。 第1図 第2図 アドレス  l06m    パターンメモリ内容第3
図 第4図
FIG. 1 is a block diagram of a display device according to an embodiment of the present invention, FIG. 2 is a diagram showing a snow surface display configuration of the display device used in this invention, and FIG. 3 is a pattern used in the present invention. A memory map showing the contents of the memory, and FIG. 4 is an operation timing chart for explaining the operation of FIG. 1. 2...Character pattern memory, 3...Refresh memory, 4...Pattern memory, 5...Display timing control section, 6...Selector, 8...Display device, 30.
...Display area, 40...Non-display area, 106...
-Address signal, 107.108...control signal. Figure 1 Figure 2 Address l06m Pattern memory contents 3rd
Figure 4

Claims (1)

【特許請求の範囲】 1、表示器の表示エリアに出力すべき第1の表示情報を
記憶するリフレッシュメモリと、非表示エリアに出力す
べき第2の表示情報を記憶するパターンメモリと、表示
のタイミングに合わせて変化するラスタ番号をアドレス
入力として前記パターンメモリ内の前記第2の表示情報
を読み出す読み出し手段と、前記ラスタ番号が表示エリ
アあるいは非表示エリアのいずれであるかに対応して前
記リフレッシュメモリおよび前記パターンメモリのいず
れかを選択して前記表示器に出力するセレクタとを具備
し、前記非表示エリアに前記第2の表示情報を出力する
ようにして成る表示装置。 2、前記パターンメモリを内容更新可能なメモリで構成
した特許請求の範囲第1項記載の表示装置。
[Claims] 1. A refresh memory that stores first display information to be output to the display area of the display device, a pattern memory that stores second display information to be output to the non-display area, and a display reading means for reading out the second display information in the pattern memory using a raster number that changes in accordance with timing as an address input; and refreshing the raster number according to whether the raster number is in a display area or a non-display area. A display device comprising a memory and a selector for selecting one of the pattern memories and outputting it to the display device, and outputting the second display information to the non-display area. 2. The display device according to claim 1, wherein the pattern memory is constituted by a memory whose contents can be updated.
JP60117042A 1985-05-30 1985-05-30 Display unit Pending JPS61273584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60117042A JPS61273584A (en) 1985-05-30 1985-05-30 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60117042A JPS61273584A (en) 1985-05-30 1985-05-30 Display unit

Publications (1)

Publication Number Publication Date
JPS61273584A true JPS61273584A (en) 1986-12-03

Family

ID=14701996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60117042A Pending JPS61273584A (en) 1985-05-30 1985-05-30 Display unit

Country Status (1)

Country Link
JP (1) JPS61273584A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105296A (en) * 1987-06-19 1989-04-21 Toshiba Corp Display area switching control system for plasma display
JPH04178686A (en) * 1990-11-13 1992-06-25 Mitsubishi Electric Corp Display controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105296A (en) * 1987-06-19 1989-04-21 Toshiba Corp Display area switching control system for plasma display
JPH04178686A (en) * 1990-11-13 1992-06-25 Mitsubishi Electric Corp Display controller

Similar Documents

Publication Publication Date Title
US4979738A (en) Constant spatial data mass RAM video display system
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
JP2632845B2 (en) Color palette system
EP0012793B1 (en) Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method
US5247612A (en) Pixel display apparatus and method using a first-in, first-out buffer
KR910001564B1 (en) A computer display system for producing color text and graphics
JPS6049391A (en) Raster scan display system
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
US4910505A (en) Graphic display apparatus with combined bit buffer and character graphics store
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
US4642625A (en) Graphic processor for color and positional data of an image to be displayed
KR100273747B1 (en) A display control apparatus and a display apparatus
JPS59159196A (en) Graphic display system
JPS61273584A (en) Display unit
JPS6073674A (en) Data display
EP0413363A2 (en) Circuit for generating data of a letter to be displayed on a screen
JPH08211849A (en) Display control device
US6130678A (en) Display system with line smoothing using pixel micro-zones and computation cells allowing a reduced number of accesses to image memory with simplified addressing
JPS58176683A (en) Display unit
JPH08202310A (en) Screen driving circuit
JPS62127790A (en) Multiwindow display control system
JPH071425B2 (en) Raster scan display system
JP3468652B2 (en) Display control device and display device
JPS6024586A (en) Display data processing circuit
JPS6228473B2 (en)