JPS62103598A - Time unit system - Google Patents

Time unit system

Info

Publication number
JPS62103598A
JPS62103598A JP60244866A JP24486685A JPS62103598A JP S62103598 A JPS62103598 A JP S62103598A JP 60244866 A JP60244866 A JP 60244866A JP 24486685 A JP24486685 A JP 24486685A JP S62103598 A JPS62103598 A JP S62103598A
Authority
JP
Japan
Prior art keywords
time
clock
circuit
power source
synchronization device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60244866A
Other languages
Japanese (ja)
Inventor
Tatsuo Yajima
矢島 達雄
Yuichi Kyotani
京谷 勇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP60244866A priority Critical patent/JPS62103598A/en
Publication of JPS62103598A publication Critical patent/JPS62103598A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Abstract

PURPOSE:To eliminate difference time counting between time units free from cutting off of power source of the time units, by supplying a power source and a clock to respective time units from a time synchronizer. CONSTITUTION:Likewise, individual time units 1, 2,...n each have a clock receiving circuit 201, an oscillation circuit 203, a clock change-over circuit 202, a time counting circuit 206, an internal power source 204, a power source preference circuit 205 and a battery-backup circuit 207. The circuit 205 which the units 1, 2,...n have outputs a power source 110 in priority when the power source 110 from the time synthesizer 101 and the power source 204 are supplied simultaneously and supplies a power to the circuits 201, 202, 206 and 203. This ensures that when the units 1, 2,...n each receive the same clock 120 in the same system, the same clock 120 is inputted as long as the power source 110 even though the power source 204 is cut off by receiving the power from a unit 101. Thus, the time counting of the time counting circuit 206 can be coincided.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置に用いられる時刻装置システムに
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a timekeeping system used in an information processing device.

(従来の技術) 同一システム内に複数の時刻装置が存在する場合、各時
刻装置の計時を一致させるために時刻同期化装置より各
時刻装置に同一クロックを供給している。
(Prior Art) When a plurality of time devices exist in the same system, a time synchronization device supplies the same clock to each time device in order to match the time measurements of each time device.

従来の時刻装置の電源は自体が内蔵する電源のみによっ
て駆動されている。
A conventional time device is powered only by its own built-in power source.

そのため時刻装置自体の電源が切断されると、時刻同期
化装置からのクロックで計時できなくなり、代わりにバ
ッテリーバックアップによって発振回路からのクロック
で計時するようになる。
Therefore, if the power to the time device itself is cut off, it will no longer be able to measure time using the clock from the time synchronization device, and will instead use the clock from the oscillation circuit due to battery backup.

(発明が解決しようとする問題点) ところが、各時刻装置に内蔵されている発振回路の精度
は許容範囲内ながら必ずしも一致しないために、各時刻
装置間の計時に差が出てくるという問題がある。このこ
とはある時刻装置では自体の電源が投入されていて時刻
同期化装置のクロックで計時し、別の時刻装置では自体
の電源が切断されたため発振回路からのクロックで計時
する場合にも同様な問題が起こる。
(Problem to be Solved by the Invention) However, the accuracy of the oscillation circuit built into each time device does not necessarily match, although it is within an allowable range, so there is a problem that there is a difference in time measurement between each time device. be. This also applies when one time device is powered on and measures time using the clock from the time synchronization device, while another time device measures time using the clock from the oscillator circuit because its power has been cut off. Problems arise.

本発明の目的は各時刻装置に時刻同期化装置からの電源
とクロックを供給することにより時刻装置が持つ電源が
切断されても各時刻装置間の計時を一致させ、上述の問
題を解決した時刻装置システムを提供することにある。
It is an object of the present invention to solve the above-mentioned problem by supplying power and a clock from a time synchronizing device to each time device so that even if the power of the time device is cut off, the time measurements between the time devices are consistent. Our goal is to provide equipment systems.

(問題点を解決するための手段) 前記目的を達成するために本発明による時刻装置システ
ムは複数の時刻装置と、前記複数の時刻装置相互の計時
動作の同期を図るためにそれぞれの時刻装置に対して同
一のクロックを与える時刻同期化装置とからなる時刻装
置システムにおいて、前記各時刻装置は、クロックを発
生する発振回路と、前記時刻同期化装置からのクロック
を受信するクロック受信回路と、前記時刻同期化装置か
らのイネーブル信号により前記発振回路からのクロック
と前記クロック受信回路で受信したクロックのいずれか
に切り替えるクロック切替回路と、前記クロック切替回
路から出力されるクロックを計時する計時回路と、内部
電源と、前記内部電源と前記時刻同期化装置からの電源
のいずれかに選択でき、時刻同期化装置より電源が与え
られているときは時刻同期化装置の電源を出力して各回
路に与える電源優先回路と、前記内部電源と時刻同期化
装置からの電源の双方が切断されたときバックアンプす
るためのバッテリーバックアップ回路とから構成されて
いる。
(Means for Solving the Problems) In order to achieve the above object, the time device system according to the present invention includes a plurality of time devices, and a time device for each time device in order to synchronize the timekeeping operations of the plurality of time devices. In the time device system, each of the time devices includes an oscillation circuit that generates a clock, a clock reception circuit that receives the clock from the time synchronization device, and a clock reception circuit that receives the clock from the time synchronization device. a clock switching circuit that switches between the clock from the oscillation circuit and the clock received by the clock receiving circuit in response to an enable signal from a time synchronization device; and a clock circuit that clocks the clock output from the clock switching circuit; The power source can be selected from either the internal power source or the internal power source and the power source from the time synchronization device. When power is supplied from the time synchronization device, the power source of the time synchronization device is output and applied to each circuit. It consists of a power supply priority circuit and a battery backup circuit for back-amplifying when both the internal power supply and the power supply from the time synchronization device are cut off.

(実施例) 以下、図面を参照して本発明をさらに詳し〈発明する。(Example) Hereinafter, the present invention will be described in further detail with reference to the drawings.

第1図は本発明による時刻装置システムの一実施例を示
す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a time device system according to the present invention.

時刻装置システムは時刻装置(11(2)・・・(nl
と、時刻同期化装置101より構成されている。
The time device system is a time device (11(2)...(nl
and a time synchronization device 101.

各時刻装置はそれぞれ同様の構成であり、代表として時
刻装置102の構成を説明する。
Each time device has a similar configuration, and the configuration of the time device 102 will be described as a representative.

時刻同期化装置101より電源110.クロック120
.およびイネーブル信号130が供給される。時刻装置
fil 102はクロック受信回路201、発塩回路2
03.クロック切替回路202゜計時回路206.内部
電源204.電源優先回路205およびバッテリーバッ
クアップ回路207とから構成されている。
From the time synchronization device 101, the power supply 110. clock 120
.. and an enable signal 130. The time device fil 102 includes a clock receiving circuit 201 and a salt generating circuit 2.
03. Clock switching circuit 202° clock circuit 206. Internal power supply 204. It is composed of a power supply priority circuit 205 and a battery backup circuit 207.

時刻同期化装置101から送られてくるクロック120
はクロック受信回路201で受信され、そのクロック出
力121はクロック切替回路202に入力される。時刻
同期化装置101からのイネーブル信号130は時刻同
期化装置Lotからのクロック120の有効無効を示す
信号である。
Clock 120 sent from time synchronization device 101
is received by the clock receiving circuit 201, and its clock output 121 is input to the clock switching circuit 202. The enable signal 130 from the time synchronization device 101 is a signal indicating whether the clock 120 from the time synchronization device Lot is valid or invalid.

クロック切替回路202は時刻同期化装置101からの
イネーブル信号130が有効なときはクロック受信回路
201からのクロック121を計時回路206に与え、
またイネーブル信号130が無効なときは発振回路20
3からのクロック122を計時回路206に与えるよう
に切替えられる。
The clock switching circuit 202 provides the clock 121 from the clock receiving circuit 201 to the clock circuit 206 when the enable signal 130 from the time synchronization device 101 is valid;
Furthermore, when the enable signal 130 is invalid, the oscillation circuit 20
3 to provide the clock 122 to the clock circuit 206.

電源優先回路205は時刻同期化装置101からの電源
110と時刻装置内部の電源204が同時に供給されて
いるとき、時刻同期化装置101からの電源110を優
先して出力し、クロック受信回路201.クロック切替
回路202.計時回路206および発振回路203に電
力を供給する。
When the power supply 110 from the time synchronization device 101 and the power supply 204 inside the time device are supplied at the same time, the power supply priority circuit 205 outputs the power supply 110 from the time synchronization device 101 with priority, and outputs the power supply 110 from the time synchronization device 101 with priority, and outputs the power supply 110 from the time synchronization device 101 with priority. Clock switching circuit 202. Power is supplied to the clock circuit 206 and the oscillation circuit 203.

以上のような構成にすることによって同一システム内で
複数の時刻装置fl) (2)・・・(rl)が時刻同
期化装置101より同一のクロック120を受けている
とき電源も時刻同期化装置101より受けることによっ
て時刻装置内部の電源204が切断されてしまっても時
刻同期化装置101がらの電源110が入力している限
り、各時刻装?i! ft) +2)・・・+n)は時
刻同期化装置101からの同じクロック120を入力し
計時回路206で計時することができる。
With the above configuration, when multiple time devices fl)(2)...(rl) in the same system receive the same clock 120 from the time synchronization device 101, the power source also becomes a time synchronization device. Even if the power supply 204 inside the time device is cut off due to the power received from the time synchronization device 101, as long as the power source 110 inside the time synchronization device 101 continues to receive input, each time device will continue to operate. i! ft) +2)...+n) can be clocked by the clock circuit 206 by inputting the same clock 120 from the time synchronization device 101.

したがって、それぞれの時刻装E (1) +21・・
・(n)で同じ時刻を計時することができる。
Therefore, each timepiece E (1) +21...
・The same time can be measured using (n).

第2図は電源優先回路205の詳細を示す回路図である
FIG. 2 is a circuit diagram showing details of the power supply priority circuit 205.

この回路はリレー200で構成されており、この図の状
態は時刻同期化装置101からの電源110がない場合
である。時刻装置自体の電源204がリレー200の接
点■および■を経て出力される。また時刻同期化装置1
01からの電源110がある場合はリレー200の接点
■および■を経て時刻同期化装置101からの電源11
0を出力する。
This circuit is composed of a relay 200, and the state shown in this figure is when there is no power supply 110 from the time synchronization device 101. The power supply 204 of the time device itself is outputted through contacts ① and ② of the relay 200. Also, time synchronization device 1
If there is a power supply 110 from 01, the power supply 11 from the time synchronization device 101 is passed through contacts ■ and ■ of the relay 200.
Outputs 0.

(発明の効果) 以上、詳しく説明したように本発明は同一システム内に
複数の時刻装置がある場合において、各時刻装置には時
刻同期化装置よりクロ・ツクとともに電源も供給される
ので、ある時刻装置の内部電源が切断された場合でも影
響を受けることはなく全ての時刻装置の計時は必ず一致
するという効果がある。
(Effects of the Invention) As explained in detail above, when there are multiple time devices in the same system, each time device is supplied with power as well as a clock from the time synchronization device. Even if the internal power supply of the time device is cut off, there is no effect and the time measurements of all the time devices are sure to match.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による時刻装置システムの一実施例を示
すブロック図、第2図は電源優先回路の詳細を示す回路
図である。 101・・・時刻同期化装置 102・・・時刻装置 110・・・時刻同期化装置からの電源120・・・時
刻同期化装置からのクロック121・・・クロック受信
回路通ったクロック122・・・発振回路からのクロッ
ク 130・・・時刻同期化装置からのイネーブル信号20
1・・・クロック受信回路 202・・・クロック切替回路 203・・・発振回路 204・・・時刻装置の内部電源 205・・・電tA4IE先回路 206・・・計時回路 207・・・バッテリーバックアップ回路200・・・
リレー
FIG. 1 is a block diagram showing an embodiment of a time device system according to the present invention, and FIG. 2 is a circuit diagram showing details of a power supply priority circuit. 101...Time synchronization device 102...Time device 110...Power source 120 from the time synchronization device...Clock 121 from the time synchronization device...Clock 122 passed through the clock reception circuit... Clock 130 from the oscillation circuit...Enable signal 20 from the time synchronization device
1...Clock reception circuit 202...Clock switching circuit 203...Oscillation circuit 204...Internal power supply of time device 205...Electronic tA4IE destination circuit 206...Time measurement circuit 207...Battery backup circuit 200...
relay

Claims (1)

【特許請求の範囲】[Claims] 複数の時刻装置と、前記複数の時刻装置相互の計時動作
の同期を図るためにそれぞれの時刻装置に対して同一の
クロックを与える時刻同期化装置とからなる時刻装置シ
ステムにおいて、前記各時刻装置は、クロックを発生す
る発振回路と、前記時刻同期化装置からのクロックを受
信するクロック受信回路と、前記時刻同期化装置からの
イネーブル信号により前記発振回路からのクロックと前
記クロック受信回路で受信したクロックのいずれかに切
り替えるクロック切替回路と、前記クロック切替回路か
ら出力されるクロックを計時する計時回路と、内部電源
と、前記内部電源と前記時刻同期化装置からの電源のい
ずれかに選択でき、時刻同期化装置より電源が与えられ
ているときは時刻同期化装置の電源を出力して各回路に
与える電源優先回路と、前記内部電源と時刻同期化装置
からの電源の双方が切断されたときバックアップするた
めのバッテリーバックアップ回路とから構成した時刻装
置システム。
In a time device system comprising a plurality of time devices and a time synchronization device that provides the same clock to each time device in order to synchronize the timekeeping operations of the plurality of time devices, each of the time devices comprises: , an oscillation circuit that generates a clock, a clock reception circuit that receives a clock from the time synchronization device, and a clock from the oscillation circuit and a clock received by the clock reception circuit according to an enable signal from the time synchronization device. A clock switching circuit that switches to one of the above, a clock circuit that clocks the clock output from the clock switching circuit, an internal power supply, and a power supply from the internal power supply and the time synchronization device, A power priority circuit that outputs the power of the time synchronization device and supplies it to each circuit when power is supplied from the synchronization device, and a backup circuit when both the internal power supply and the power from the time synchronization device are cut off. A time device system consisting of a battery backup circuit for
JP60244866A 1985-10-31 1985-10-31 Time unit system Pending JPS62103598A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60244866A JPS62103598A (en) 1985-10-31 1985-10-31 Time unit system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60244866A JPS62103598A (en) 1985-10-31 1985-10-31 Time unit system

Publications (1)

Publication Number Publication Date
JPS62103598A true JPS62103598A (en) 1987-05-14

Family

ID=17125157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60244866A Pending JPS62103598A (en) 1985-10-31 1985-10-31 Time unit system

Country Status (1)

Country Link
JP (1) JPS62103598A (en)

Similar Documents

Publication Publication Date Title
CN100413244C (en) Time synchronizing method
EP0365819A3 (en) Synchronized fault tolerant clocks for multiprocessor systems
JP2001004764A (en) Clock device
JPS62103598A (en) Time unit system
RU172628U1 (en) TIME SYNCHRONIZATION SERVER
JP3139399B2 (en) Satellite internal time system
US4462031A (en) Traffic synchronization device
KR100231778B1 (en) Apparatus for system clock generation in exchange
JPH10191473A (en) Monitor control system
JPH03102933A (en) Synchronous clock selection circuit
JPH07123085A (en) Clock synchronization system
CN212808634U (en) Clock synchronization device of combined navigation system
KR0181154B1 (en) Method for synchronizing base station of cdma system
Harris et al. The application of IEEE 1588 to a distributed motion control system
Vásquez-Ortiz et al. FPGA-based GPS controlled timing system with nanosecond accuracy and leap second support
KR200308883Y1 (en) Digital timer system
JPS5812320Y2 (en) traffic lights
KR100298026B1 (en) Portable ultraprecision synchronous clock device
JPH01235892A (en) Clocking device
JP2745775B2 (en) Synchronous operation compatible measuring device
JPH0616619B2 (en) Out-of-sync detection circuit
JPH01304383A (en) Clock device
TW367654B (en) Semiconductor device using complementary clock and signal input state detection circuit used for the same
KR20000007300A (en) Error preventing method of digital mobile communication system
JPS6340926A (en) Time synchronizing device