JPS6199396A - 半導体レ−ザの製造方法 - Google Patents
半導体レ−ザの製造方法Info
- Publication number
- JPS6199396A JPS6199396A JP22080784A JP22080784A JPS6199396A JP S6199396 A JPS6199396 A JP S6199396A JP 22080784 A JP22080784 A JP 22080784A JP 22080784 A JP22080784 A JP 22080784A JP S6199396 A JPS6199396 A JP S6199396A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- block layer
- groove
- mesa stripe
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イＪ 産業上の利用分野
本発明は半導体レーザの製造方法ｌこ関する。
（（ｆｆＪ 従来の技術
近年、半導体レーザに３いて、多くのストライプ構造の
レーザが開発されている。その中で代表的なものは、第
２図に示すインナーストライプ構造のレーザである（例
えば、Ａｐｐｌ、ｐｈｙｓ、ＬｅＬＬ、４０１５１、Ｉ
Ｍａｒｃｈ １９８２．第３７２頁乃至第３７４Ｊｔ
）。同図＋ｃ テ、（１１ｓｚＰｆｆｉＪ［Ｅ、（２１
ハ該基板表面に形成された逆メサストライプ、（３）は
該ストライプの両側に形成されたＮ型ブロツク層、（４
）〜（７）は夫々、ストライプ（２）及びブロックＪｆ
ｉｋ （３）土に順次積層されたＰ型第１クラッド層、
活性層、Ｎ型第２クラクド層及びキャップ層、１８１（
９１は夫々Ｐｔ４極及びＮｔｌｌ！ｌ電極である。
レーザが開発されている。その中で代表的なものは、第
２図に示すインナーストライプ構造のレーザである（例
えば、Ａｐｐｌ、ｐｈｙｓ、ＬｅＬＬ、４０１５１、Ｉ
Ｍａｒｃｈ １９８２．第３７２頁乃至第３７４Ｊｔ
）。同図＋ｃ テ、（１１ｓｚＰｆｆｉＪ［Ｅ、（２１
ハ該基板表面に形成された逆メサストライプ、（３）は
該ストライプの両側に形成されたＮ型ブロツク層、（４
）〜（７）は夫々、ストライプ（２）及びブロックＪｆ
ｉｋ （３）土に順次積層されたＰ型第１クラッド層、
活性層、Ｎ型第２クラクド層及びキャップ層、１８１（
９１は夫々Ｐｔ４極及びＮｔｌｌ！ｌ電極である。
上記ブロック層（３）は電流狭窄層として作用するもの
であり、そのため蚤こは活性層（５）で発生し、ブロッ
ク層１３）に入射した７オトンによりブロック層内で生
じる少数キャリアをブロック層（３）内で確実に再結合
消滅させる必要がある。従って、ブロック）ＩＩＩ １
３）は、少なくとも少数キャリアの拡散距離より大なる
厚みをもた１２ばならない。
であり、そのため蚤こは活性層（５）で発生し、ブロッ
ク層１３）に入射した７オトンによりブロック層内で生
じる少数キャリアをブロック層（３）内で確実に再結合
消滅させる必要がある。従って、ブロック）ＩＩＩ １
３）は、少なくとも少数キャリアの拡散距離より大なる
厚みをもた１２ばならない。
上記構造１ｃ２いて、１０７２層（３）の厚みを大多こ
することは容易でない。なぜなら、この場合、ブロック
層形成後Ｅこエツチングにより作成される逆メサストラ
イプ１２）の深さを大になさｌコばならないが、その様
な深いエツチング工程では、サイドエッチの量が大とな
る。その結果、ストライプ＋２１の開口幅が不所望に大
きくなってしまい、所定モードのレーザビームが得られ
ない。
することは容易でない。なぜなら、この場合、ブロック
層形成後Ｅこエツチングにより作成される逆メサストラ
イプ１２）の深さを大になさｌコばならないが、その様
な深いエツチング工程では、サイドエッチの量が大とな
る。その結果、ストライプ＋２１の開口幅が不所望に大
きくなってしまい、所定モードのレーザビームが得られ
ない。
一方、ブロックｊｍの不純物１度を大にすることにより
少数キャリアの拡散距離を短くできるが、その様な高不
純物濃度層を液相エピタキシャル成長により形成する際
、その成長層の平坦性に問題が生じる。
少数キャリアの拡散距離を短くできるが、その様な高不
純物濃度層を液相エピタキシャル成長により形成する際
、その成長層の平坦性に問題が生じる。
従って、１把従来の構造では、ブロックＪ１の厚みはα
６〜１．０μｔｎ、キャリア１度は２〜６Ｘ１０”ａｌ
ｌ−’に夫々設定されろか、Ｃの譲な４いブロック層を
ウニへ−基板上のはゾ全面に均一に成長させることは困
難であり、又この様な高濃度は上記の平坦性の問題を含
んでいる。
６〜１．０μｔｎ、キャリア１度は２〜６Ｘ１０”ａｌ
ｌ−’に夫々設定されろか、Ｃの譲な４いブロック層を
ウニへ−基板上のはゾ全面に均一に成長させることは困
難であり、又この様な高濃度は上記の平坦性の問題を含
んでいる。
ｒ埼 発明か解決しようとする問題点
本発明は、十分大なる厚みのブロック層をもった半導体
レーザを容易に製造し得る方法を提供するものである。
レーザを容易に製造し得る方法を提供するものである。
に）問題点を解決するための手段
本発明方法は、第１ ／ｌ伝型の半導体基板の表面番こ
メサストライプを形成する工程、上記基板表面に第２導
伝型のブロック層を液相エピタキシャル成長法で形成す
る工程、該工程に３いて、上記メサストライプ上に堆積
されたブロック層の中央部のみエツチングにより除去し
、上記メサストライプに達する溝を形成する工程、上記
ブロック層及び溝上に第１クラ７ド層、活性層及び第２
クラブト層をＪ楓次形成する工程、を含むことを特数と
する。
メサストライプを形成する工程、上記基板表面に第２導
伝型のブロック層を液相エピタキシャル成長法で形成す
る工程、該工程に３いて、上記メサストライプ上に堆積
されたブロック層の中央部のみエツチングにより除去し
、上記メサストライプに達する溝を形成する工程、上記
ブロック層及び溝上に第１クラ７ド層、活性層及び第２
クラブト層をＪ楓次形成する工程、を含むことを特数と
する。
一作 用
本発明によれば、堆積されるブロック層は、メサストラ
イプ上では薄く、それ以外では厚くなるので、メサスト
ライプの高さを適宜決定することにより、必要なだけ十
分な厚みの電流狭鵞用としてのブロック層が得られ、か
つメサストライプ上には十分狭い開口幅の溝を容易に形
成できる。 １（へ）実施例 第１図Ａ乃至Ｅは本実施例方法を工程順番こ示すもので
ある。尚、同図では１チップ分のみ示されているが、実
際には、単一ウニバー基板に多数のチップが同時作成さ
れるー。
イプ上では薄く、それ以外では厚くなるので、メサスト
ライプの高さを適宜決定することにより、必要なだけ十
分な厚みの電流狭鵞用としてのブロック層が得られ、か
つメサストライプ上には十分狭い開口幅の溝を容易に形
成できる。 １（へ）実施例 第１図Ａ乃至Ｅは本実施例方法を工程順番こ示すもので
ある。尚、同図では１チップ分のみ示されているが、実
際には、単一ウニバー基板に多数のチップが同時作成さ
れるー。
第１図Ａに示す第１工程において、ムがドープされた１
Ｘ１０”ｉ５分トヤリア濃度を有するＰ型Ｇａ Ａ Ｉ
基板Ｕυが準備される。ｊｇ１図Ｂに示す第２工程に２
いて、選択エツチングによりメサストライプ０が基板ｕ
１の表面に形成される。このメサストライプの高ざｈは
１，７７Ａｍ、下Ｆｉｇ ＷＩＧ２１ Ｑμｍ、上；隔
Ｗ２は５μｍである。
Ｘ１０”ｉ５分トヤリア濃度を有するＰ型Ｇａ Ａ Ｉ
基板Ｕυが準備される。ｊｇ１図Ｂに示す第２工程に２
いて、選択エツチングによりメサストライプ０が基板ｕ
１の表面に形成される。このメサストライプの高ざｈは
１，７７Ａｍ、下Ｆｉｇ ＷＩＧ２１ Ｑμｍ、上；隔
Ｗ２は５μｍである。
第１因Ｃに示す第３工樫に８いて、基板１０表面にＮ型
のＧａＡｓブロック層（２）が液相エピタキシャル成長
法により形成される。このときのドーパントは°ｒｅ、
そのｆＡＩ度はＩ Ｘ １０”〜Ｉ Ｘ １０”ｍ−’
である。
のＧａＡｓブロック層（２）が液相エピタキシャル成長
法により形成される。このときのドーパントは°ｒｅ、
そのｆＡＩ度はＩ Ｘ １０”〜Ｉ Ｘ １０”ｍ−’
である。
形成されたブロック層（１２１の、曜みは、メサストラ
イプ（１１１上では薄く、それ以外の基板表面では厚く
（本芙施例では２μｍ）なる。
イプ（１１１上では薄く、それ以外の基板表面では厚く
（本芙施例では２μｍ）なる。
第１図りに示す第４工程に２いて、メサストライプ（１
１１上に堆積されたブロック層の中央部のみ除去されて
、メサストライプＵυに達する溝（１３が形成される。
１１上に堆積されたブロック層の中央部のみ除去されて
、メサストライプＵυに達する溝（１３が形成される。
溝−の断面は逆メサ形であθ、その上部開口・ｐ厘Ｗ３
は３〜４μｍ、又溝深さは０．８μｍである。尚、溝日
の断面は、その他Ｖ字形で、」５つてもよい。溝りはエ
ツチングにより形成されるのであるが、メサストライプ
けりヒのブロック層の厚みは薄いので、ナイドエッチの
影癖もなく、正値な開口幅の溝が得られる。
は３〜４μｍ、又溝深さは０．８μｍである。尚、溝日
の断面は、その他Ｖ字形で、」５つてもよい。溝りはエ
ツチングにより形成されるのであるが、メサストライプ
けりヒのブロック層の厚みは薄いので、ナイドエッチの
影癖もなく、正値な開口幅の溝が得られる。
第１図Ｅに示す最終上１！！Ｉこおいて、ブロック層＠
及び溝ｆ１３）上にＰ型ＷＳ１クラッド層ｄ句、活性層
α９゜Ｐｌｊｌ電極α＆及びＮ側７Ｉ！抱１１９１が夫
々形成される。この最終工程自体は周知のト法により行
なわれるものであるが、第１クラッド層１１４１は１×
１０〜１×１０ ”ｔｘ−’ ＺｎドープノＧａ ［４
，５ＡＩ Ｑ、５Ａｓカラｆｌ Ｑ、溝ａ３上部に２い
て１．０〜１．３μｍ、それ以外の平坦部においてα２
〜０．５μＩｎの厚みをもち、活性ｒ−（１５１ＧＷ、
ノンドープ（７）ＧａｌＪ、８５Ａ１０，１５Ａｓ カ
らなり、０．１μｍの厚みをもち、第２クラγド層圃は
１Ｘ １０” 〜Ｉ Ｘ １０”ｍ ’ ｒｅ ドープ
のＧａ０，５ＡＩ□、５Ａ３からなり、１〜２μｍの厚
みを可し、キャップ層ＵηはＩ Ｘ １０” （Ｂ、−
’ Ｔｅドープ（ＱＧａＡＩからｆｌ リ１〜５μｍの
厚みを有するのが適当である。
及び溝ｆ１３）上にＰ型ＷＳ１クラッド層ｄ句、活性層
α９゜Ｐｌｊｌ電極α＆及びＮ側７Ｉ！抱１１９１が夫
々形成される。この最終工程自体は周知のト法により行
なわれるものであるが、第１クラッド層１１４１は１×
１０〜１×１０ ”ｔｘ−’ ＺｎドープノＧａ ［４
，５ＡＩ Ｑ、５Ａｓカラｆｌ Ｑ、溝ａ３上部に２い
て１．０〜１．３μｍ、それ以外の平坦部においてα２
〜０．５μＩｎの厚みをもち、活性ｒ−（１５１ＧＷ、
ノンドープ（７）ＧａｌＪ、８５Ａ１０，１５Ａｓ カ
らなり、０．１μｍの厚みをもち、第２クラγド層圃は
１Ｘ １０” 〜Ｉ Ｘ １０”ｍ ’ ｒｅ ドープ
のＧａ０，５ＡＩ□、５Ａ３からなり、１〜２μｍの厚
みを可し、キャップ層ＵηはＩ Ｘ １０” （Ｂ、−
’ Ｔｅドープ（ＱＧａＡＩからｆｌ リ１〜５μｍの
厚みを有するのが適当である。
上記実施例方法によれば、ブロック層＠の厚みを十分大
Ｉこなすことができるので、ブロック層の４流狭窄作用
を均一に確実に得ることができる。
Ｉこなすことができるので、ブロック層の４流狭窄作用
を均一に確実に得ることができる。
具体約６こは、上記実施例方法により作成されたレーザ
は、しきい値電流が２０〜３ＱｍＡで、単一ウニー八か
ら作り出される全チップ数のうち９２％がこの範囲に入
り、第２図に示す従来法の７０％に比べ歩躍りが２２％
上昇した。又、溝αＪの開口福も薄皮よく設定されるの
で所望のレーザビームモードを歩留りよく得ることがで
きる。
は、しきい値電流が２０〜３ＱｍＡで、単一ウニー八か
ら作り出される全チップ数のうち９２％がこの範囲に入
り、第２図に示す従来法の７０％に比べ歩躍りが２２％
上昇した。又、溝αＪの開口福も薄皮よく設定されるの
で所望のレーザビームモードを歩留りよく得ることがで
きる。
尚、本発明方法は、上記実施例の材料以外のものにも適
用され、又、実施例の基板（ＩＧＰその他の各層の導伝
型を夫々逆にすることも可能である。
用され、又、実施例の基板（ＩＧＰその他の各層の導伝
型を夫々逆にすることも可能である。
ｆ）Ｊ 発明の効果
本発明によれば、十分大なる厚みのブロック層をもった
半導体レーデを支障なく容易に！造することができ、製
造歩留つか大幅に向上する。
半導体レーデを支障なく容易に！造することができ、製
造歩留つか大幅に向上する。
第１図Ａ乃至Ｅは本発明の実施例を示す工程別側面図、
第２図は従来例を示す側面図である。 （１Ｇ・・・基板、Ｕυ・・・メサスｉ・ライブ、（１
２１・・・ブロック層、０３・・・溝。
第２図は従来例を示す側面図である。 （１Ｇ・・・基板、Ｕυ・・・メサスｉ・ライブ、（１
２１・・・ブロック層、０３・・・溝。
Claims (1)
- （１）第１導伝型の半導体基板の表面にメサストライプ
を形成する工程、上記基板表面に第２導伝型のブロック
層を液相エピタキシャル成長法で形成する工程、該工程
において、上記メサストライプ上に堆積されたブロック
層の中央部のみエッチングにより除去し、上記メサスト
ライプに達する溝を形成する工程、上記ブロック層及び
溝上に第１クラッド層、活性層及び第２クラッド層を順
次形成する工程、を含むことを特徴とする半導体レーザ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220807A JPH0632337B2 (ja) | 1984-10-19 | 1984-10-19 | 半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220807A JPH0632337B2 (ja) | 1984-10-19 | 1984-10-19 | 半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199396A true JPS6199396A (ja) | 1986-05-17 |
| JPH0632337B2 JPH0632337B2 (ja) | 1994-04-27 |
Family
ID=16756867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220807A Expired - Lifetime JPH0632337B2 (ja) | 1984-10-19 | 1984-10-19 | 半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632337B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102385A (ja) * | 1986-10-20 | 1988-05-07 | Sanyo Electric Co Ltd | 自励発振型半導体レ−ザの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166788A (ja) * | 1982-03-26 | 1983-10-01 | Nec Corp | 半導体レ−ザの製造方法 |
-
1984
- 1984-10-19 JP JP59220807A patent/JPH0632337B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166788A (ja) * | 1982-03-26 | 1983-10-01 | Nec Corp | 半導体レ−ザの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102385A (ja) * | 1986-10-20 | 1988-05-07 | Sanyo Electric Co Ltd | 自励発振型半導体レ−ザの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0632337B2 (ja) | 1994-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675058A (en) | Method of manufacturing a high-bandwidth, high radiance, surface emitting LED | |
| DE3689067T2 (de) | Verfahren zur herstellung von optischen halbleiterstrukturen. | |
| US4251298A (en) | Heterostructure laser | |
| JP2708165B2 (ja) | 半導体構造およびその製造方法 | |
| JPS609356B2 (ja) | 半導体発光装置の製法 | |
| JPS62130581A (ja) | 半導体レーザの製造方法 | |
| DE2554029A1 (de) | Verfahren zur herstellung optoelektronischer anordnungen | |
| JPH0677580A (ja) | オプトエレクトロニクス部品用の半導体構造 | |
| US4429397A (en) | Buried heterostructure laser diode | |
| JPS6199396A (ja) | 半導体レ−ザの製造方法 | |
| JPS54152879A (en) | Structure of semiconductor laser element and its manufacture | |
| JPH01212483A (ja) | 半導体装置 | |
| JPS6151890A (ja) | 埋込み型半導体レ−ザの製造方法 | |
| JPS5871677A (ja) | ２波長埋め込みへテロ構造半導体レ−ザ | |
| JPS59148382A (ja) | 注入形レ−ザの製造方法 | |
| JPS59222984A (ja) | 半導体レ−ザ装置 | |
| JPS58164283A (ja) | 半導体レ−ザ装置 | |
| JPS62279688A (ja) | 半導体レ−ザ素子の製造方法 | |
| DE3240700C2 (de) | Verfahren zum Herstellen eines Halbleiterlasers und danach hergestellter Halbleiterlaser | |
| JPS6031286A (ja) | 半導体レ−ザ装置の製造方法 | |
| JP2736382B2 (ja) | 埋め込み型半導体レーザおよびその製造方法 | |
| JPS6072289A (ja) | 半導体レ−ザ装置 | |
| JPS63194382A (ja) | 半導体レ−ザの製造方法 | |
| JPH07120832B2 (ja) | 半導体レ−ザ装置 | |
| JPS6179284A (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |