JPS6198023A - A/d変換回路 - Google Patents

A/d変換回路

Info

Publication number
JPS6198023A
JPS6198023A JP21951484A JP21951484A JPS6198023A JP S6198023 A JPS6198023 A JP S6198023A JP 21951484 A JP21951484 A JP 21951484A JP 21951484 A JP21951484 A JP 21951484A JP S6198023 A JPS6198023 A JP S6198023A
Authority
JP
Japan
Prior art keywords
output
voltage
circuit
cpu
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21951484A
Other languages
English (en)
Inventor
Hisashi Kinoshita
木下 久
Hideki Yoshitake
吉武 秀樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP21951484A priority Critical patent/JPS6198023A/ja
Publication of JPS6198023A publication Critical patent/JPS6198023A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子血圧計の圧力値や、電子体温計の温度等
のA/D 変換回路に関するものである。
従来例の構成とその間理点 従来のA/D 変換回路は第1図に示すように構成され
ており、各部の動作波形を第2図に示す。
第1図において、1は積分回路で、周期T0の間にvR
EF/R1の定電流でコンデンサC1に充電し、中央処
理装置(CPU )3の出力端子Pの出力v3 によっ
て、アナログスイッチ等のスイッチSwによってコンデ
ンサC1の電荷を急速に放電する。次にスイッチSwを
解放することでコンデンサC1の充電を開始し以下繰り
返し、積分回路1の出力電圧v1  は第2図に示すよ
うに三角波となる。次に温度や圧力等を検出し、アナロ
グ電圧を発生する検出回路の出力V。と前記積分回路の
出力v1  とを入力とする比較回路2において、■、
〉voの時に出力v2 を高レベルとする。また積分回
路1および比較回路2の電源電圧はVDでCPU3の電
源電圧VDD より高くし、比較回路2の出力電圧v2
がCPU3の入力電圧の許容値内に入るように抵抗R2
やツェナーダイオードZD等で定電圧とする。これによ
ってVD として電池の電圧を使用し、電池の出力電圧
VDが20〜3゜チ低下しても正常に動作する。
次に比較回路2の出力v2をCPU3の割り込み端子I
NTの入力とする。またCPU3のタイマー回路によっ
て、周期T。でT1の間出力端子Pの出力電圧v3 を
低レベルとして、前記積分回路のスイッチSWを短絡す
る。
圧力や温度を二重積分して、A/D 変換する時には、
基準値との差で表示するために、例えば相対圧力では、
圧力零の時のv3が高レベルとなってからv2 が高レ
ベルになるまでの時間t−1o とし、圧力Hの時のv
3が高レベルとなってからv2が高レベルとなる1での
時間f tHとして記憶し、jH−fo f圧力値とし
て表示する。
このような従来例においては、温度や経年変化等でコン
デンサC1の値が変化すると、vl  の三角波の勾配
が変わり、t○およびtHが変化して表示値が変わるた
め温度補償回路を設けて補正する必要があった。
発明の目的 本発明は、前記従来例の欠点に鑑みてなされたもので、
積分回路を構成するコンデンサの値が温度や経年変化等
によって変化しても、補正を必要としないA/D 変換
回路を提供することを目的とするものである。
発明の構成 この目的を達成するために、本発明は温度や圧力等を検
出しアナログ電圧を発生する検出器の出力およびCPU
の出力を入力とする積分回路と、前記積分回路の出力が
基準電圧以上になった時出力する比較回路と、前記比較
回路の出力を割り込み入力とし前記割り込み入力が発生
した時、出力を高レベルとし内蔵するタイマーによって
一定時間毎に出力を低レベルとする前記CPUとでA/
D変換回路を構成したものである。
実施例の説明 以下、本発明の一実施°例を図面の第3図およびその各
部動作波形を第4図に沿って詳細に説明する。図におい
て、4は積分回路、R3,R4,R6,R6は抵抗、C
2は両極性コンデンサ、OPsはオペアンプ、6は比較
回路、R71R81R9,R10は抵抗、Dはダイオー
ド、Q、、Q2はトランジスタ、6はCPU(中央処理
装置)である。
第3図に示すように、積分回路4において、温度や圧力
等の検出器のアナログ電圧vQとCPU6の出力電圧v
7ヲ入力とし、オペアンプOP3の非反転端子に基準電
圧”REFt:接続して積分し、出力電圧ヲ■5  と
する。v5ヲダイオードDi介して入力とする比較回路
6では、CPUeの電源”I)I)  t−4源トL、
、■6くVDDではPNPトランジスタQ1  もPN
P トランジスタQ2  もオンで出力電圧v6が低レ
ベルで、v6〉VDDの時トランジスタQ1  のペー
ス電流を遮断してトランジスタQ1.Q2ともにオフし
、出力電圧v6はVDDとなる。
比較回路6の出力電圧v6をCPU5の割り込み入力端
子INTに接続する。CPUeに内蔵するタイマーによ
って5周期T。毎に出力端子Pの出力電圧v7を低レベ
ルとし、v6の電圧が高レベルとなって割り込み入力が
入ると出力端子Pの出力電圧v7 を高レベルとする。
このように構成することによって、積分回路3において
、CPU5の出力電圧v7が高レベルでVDDの時コン
デンサC2の充電電流i3は次の(1)式で表わされ、 CPU6の出力電圧v7が低レベルでoVの時コンデン
サC2の放電電流i4は次の(2)式で表わされる。
充電と放電を交互に繰り返すことで充電電圧と放電電圧
は等しくなる。受電時間をtl、放電時間をt2  と
すると、 To= t1+ t211.−(3) となり、(1)〜(4)式から が得られる。
また、CPU5において従来例と同様に、第4 。
図に示すように、voが基準入力(例えば相対圧力= 
Omm Hq )の時のt2を10として記憶し、vo
が測定値入力(例えば相対圧力H,Hq )の時のt2
f tHとし、 tH−t□ f表示する。(6)式に
おいて第2項以下は定数項で一定で、Vo(H)−Vo
(0)はtH−toに比例し次の(6)式で表わされる
この(6)式に示すように、アナログ人力V。をパルス
巾t2に変換する時の係数は、 に影響されない。またToはCPU5に内蔵するタイマ
ーで決るため一定であり、VDDはCPUの電源電圧で
もあり定電圧回路を使用するため一定であり、R3,R
4は抵抗で馬鹿係数の低いものを使用するのは容易であ
る。
比較回路5をオペアンプで構成し、電源電圧をVD と
すると、出力電圧V61cPU6の許容入力電圧に合せ
るため、従来例に示すような定電圧v7 が高レベルで
V。が基準入力に固定されている時、積分回路4の出力
電圧v5はOvとなり、コンデンサC2の充電電圧はv
REF以上である。
次にCPU6のタイマーが働いてv7が低レベルになる
と、オペアンプ0P30反転入力端子はvREFとなυ
、v6はコンデンサC2の充電電圧によって負の電圧と
なる。この時、オペアンプで構成した比較回路6におい
ては、入力電圧が電源電圧のoV以下となるため誤動作
または破壊する場合があり、そのため入力電圧が負にな
らない回路C4成をする必要があり、回路が複雑になる
欠点を有する。
また比較回路5において、比較電圧2CPUeの電の電
圧VDDと共用することで、部品点数を削減している。
また、CPU6の割シ込み入力が立下りの電圧を検出す
るものにおいては、トランジスタQ2と抵抗R1゜を省
略し、トランジスタQ1のコレクタ電位を割り込み入力
とすることでさらに部品点数を削減できる。
CPU6の出力v7は電源投入と同時に高レベルに設定
し、CPU6が定常動作に入るまでの間隔レベルを保持
する。これは■7が低レベルで保持されると積分回路4
の出力電圧v6はVDD以上となる場合があり、比較回
路6の出力v6は高レベルとなる。この時CPtJ6が
定常動作を開始しても、■6は割り込み入力として受付
られない場合がある。また割り込み入力として受付られ
たとして、出力v7を高レベルにしても−、タイマーに
よってv7 を低レベルにするまでの時間が短いと、そ
の間に十分に充電できず、積分回路4の出力電圧v6が
VDD以下にならないと、v6は高しさルのままで次の
割シ込み入力が入らないため、Vアは低レベルのままと
なる。これらの誤動作を防止するため、v7を高レベル
としてv6ヲ低レベルの状態から始動する。
発明の効果 変化しても補正を必要とせず、しかも部品の少い安価な
回路構成で誤動作を起こさない優れた効果分有するもの
である。
【図面の簡単な説明】
第1図は従来のA/D 変換回路の回路図、第2図は第
1図の各部動作波形図、第3図は本発明によるA/D 
変換回路の一実施例の回路図、第4図は第3図の各部動
作波形図である。 4・・・・・・積分回路、6・・・・・・比較回路、6
・・・・・・CPU(中央処理装置)、D・・・・・ダ
イオード、Ql・・・・・PNP トランジスタ、Q2
・・・・NPNトランジスタ。 第1図 f3 第2図 、(θλ       vo=(H) 第 3 図 第4図 V、(0)       いεH) →tt

Claims (3)

    【特許請求の範囲】
  1. (1)温度や圧力等を検出しアナログ電圧を発生する検
    出器の出力およびCPUの出力を入力とする積分回路と
    、前記積分回路の出力が基準電圧以上になった時出力す
    る比較回路と、前記比較回路の出力を割り込み入力とし
    前記割り込み入力が発生した時出力を高レベルとし内蔵
    するタイマーによって一定時間毎に出力を低レベルとす
    る前記CPUとを具備したA/D変換回路。
  2. (2)比較回路は、基準電圧をCPUの電源V_D_D
    とし、積分回路の出力がV_D_Dになると、ダイオー
    ドを介して入力のPNPトランジスタのベース電流をし
    ゃ断し、出力のNPNトランジスタをオフする特許請求
    の範囲第(1)項記載のA/D変換回路。
  3. (3)CPUは電源投入時の出力を高レベルに設定した
    ものである特許請求の範囲第(1)項記載のA/D変換
    回路。
JP21951484A 1984-10-19 1984-10-19 A/d変換回路 Pending JPS6198023A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21951484A JPS6198023A (ja) 1984-10-19 1984-10-19 A/d変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21951484A JPS6198023A (ja) 1984-10-19 1984-10-19 A/d変換回路

Publications (1)

Publication Number Publication Date
JPS6198023A true JPS6198023A (ja) 1986-05-16

Family

ID=16736655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21951484A Pending JPS6198023A (ja) 1984-10-19 1984-10-19 A/d変換回路

Country Status (1)

Country Link
JP (1) JPS6198023A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128942B4 (de) * 2001-06-18 2007-01-11 Mettler-Toledo Gmbh Integrierender A/D-Wandler

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10128942B4 (de) * 2001-06-18 2007-01-11 Mettler-Toledo Gmbh Integrierender A/D-Wandler

Similar Documents

Publication Publication Date Title
US5619430A (en) Microcontroller with on-chip linear temperature sensor
JP3080655B2 (ja) インテリジェントなバッテリ管理を行うためのアナログ前置回路を備えるマイクロコントローラ
US4357600A (en) Multislope converter and conversion technique
JPH08136628A (ja) 電池容量監視装置
US3972237A (en) Electronic thermometer
JPS6198023A (ja) A/d変換回路
JPH08136590A (ja) 電流検出回路及び電流監視装置
US4661803A (en) Analog/digital converter
JP3587714B2 (ja) 変位検出器
JPH0583007B2 (ja)
JPS6234356Y2 (ja)
JP3629327B2 (ja) 2重積分式a/d変換方法と回路および2重積分演算回路
US3990008A (en) Display circuit for battery powered digital meter
JP3232596B2 (ja) 電池残量表示装置
JPS5856159B2 (ja) 表示回路
JPS6320190Y2 (ja)
JP3210127B2 (ja) 電圧パルス幅変換回路
JPS6241262Y2 (ja)
KR920009363B1 (ko) 캠코더용 배터리의 충전제어회로
JP3254897B2 (ja) A/d変換装置
JPH0528955Y2 (ja)
JPS6117300B2 (ja)
JPS63101722A (ja) 温度検出回路
JPS6016017A (ja) パルス幅電圧変換器
SU1374411A1 (ru) Ждущий мультивибратор