JPS6197694A - 表示優先制御回路 - Google Patents
表示優先制御回路Info
- Publication number
- JPS6197694A JPS6197694A JP59219247A JP21924784A JPS6197694A JP S6197694 A JPS6197694 A JP S6197694A JP 59219247 A JP59219247 A JP 59219247A JP 21924784 A JP21924784 A JP 21924784A JP S6197694 A JPS6197694 A JP S6197694A
- Authority
- JP
- Japan
- Prior art keywords
- priority
- frame data
- data
- display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔魔業上の利用分野〕
大発明は表示Ｍｉｎ回路に関し、特に複数のフレームデ
ータに封する優先順位を自由に指！し。
ータに封する優先順位を自由に指！し。
この指定に応じて各７レームデータの重ね合せ表示が行
なえる表示額ＷＷｔ先回路に関するものである。
なえる表示額ＷＷｔ先回路に関するものである。
近年、電子技術の発達に伴なって、ディスプレイシステ
ムも複数のフレー、ムメ七りを持ち、この各フレームメ
七りの内容を重ね合せることによって１枚の両面として
表示するマルチフレームａａ＆となりつつある。そして
、通常は各フレームデータに優先順位を定めておき、優
先と位のフレームデータが無い（透明）を表わす場合の
み下位のフレームデータを選択して表示する様になって
いる０例えば第２図に示す第１フレーム画面ａと第２フ
レーム画面すを第１フレーム画面ａを優先として重ね合
せる場合には、第１フレーム画面ａに於ける透明部分、
つまり曇のない部分のみ第２フレーム両而すの山が表示
されることになり第３図に水中状態となる。
ムも複数のフレー、ムメ七りを持ち、この各フレームメ
七りの内容を重ね合せることによって１枚の両面として
表示するマルチフレームａａ＆となりつつある。そして
、通常は各フレームデータに優先順位を定めておき、優
先と位のフレームデータが無い（透明）を表わす場合の
み下位のフレームデータを選択して表示する様になって
いる０例えば第２図に示す第１フレーム画面ａと第２フ
レーム画面すを第１フレーム画面ａを優先として重ね合
せる場合には、第１フレーム画面ａに於ける透明部分、
つまり曇のない部分のみ第２フレーム両而すの山が表示
されることになり第３図に水中状態となる。
そして、この様なフレームデータの合成は１例えば第４
図に示す表示制御回路を用いることによって実行されて
いる。つまり、第１フレームデータＡとＷＳｚフレーム
データＢをそれぞれ入カポ−）Ｐ＋、Ｐ２を介して取り
込むセレクタｌを設けるとともに、優先上位のフレーム
データとして第１フレームデータＡの透明表現部分を検
出する透明表現検出部２を設け、この透明表現検出部２
の出力信号をセレクタｌの切替制御端Ｓに供給する。す
ると、通常時は入力ポートＰ＋ に供給される優先上位
の第１フレームデータＡを選択して出力ｉａＱから図示
しない表示部に供給しているセレクタ１は、入力信号の
取り込みを入力ポートＰ１から入カポ−）Ｐ２に切替る
ことにより、優先下位の第２フレームデータＢを選択し
て出力することになる。この様な動作を第１フレームデ
ータＡの透明表現部分に対して順次行なうことにより、
第１フレームデータＡを優先とする第１．第２フレーム
データＡ、Ｂの重ね合せによる表示が行なえることにな
る。
図に示す表示制御回路を用いることによって実行されて
いる。つまり、第１フレームデータＡとＷＳｚフレーム
データＢをそれぞれ入カポ−）Ｐ＋、Ｐ２を介して取り
込むセレクタｌを設けるとともに、優先上位のフレーム
データとして第１フレームデータＡの透明表現部分を検
出する透明表現検出部２を設け、この透明表現検出部２
の出力信号をセレクタｌの切替制御端Ｓに供給する。す
ると、通常時は入力ポートＰ＋ に供給される優先上位
の第１フレームデータＡを選択して出力ｉａＱから図示
しない表示部に供給しているセレクタ１は、入力信号の
取り込みを入力ポートＰ１から入カポ−）Ｐ２に切替る
ことにより、優先下位の第２フレームデータＢを選択し
て出力することになる。この様な動作を第１フレームデ
ータＡの透明表現部分に対して順次行なうことにより、
第１フレームデータＡを優先とする第１．第２フレーム
データＡ、Ｂの重ね合せによる表示が行なえることにな
る。
また、第１−第３フレームデータＡ−Ｃを優先順位Ａ＞
Ｂ＞Ｃとして重ね合せる場合には、第５図に示す様にま
ず′：ｊＩＪ２．第３フレームデータＢ。
Ｂ＞Ｃとして重ね合せる場合には、第５図に示す様にま
ず′：ｊＩＪ２．第３フレームデータＢ。
Ｃをｗ＋１セレクタ３の入力ポートｐ、、ｐ２に供給す
ることによって１通常時は入力ポートＰ＋ に併給され
る第２フレームデータＢを選択して出力させる。そして
、第１透明表現検出部４が第２フレームデータＢに含ま
れる透明表現データを検出すると、その出力信号を第１
セレクタ３の切替制御端Ｓに供給することにより、入カ
ポ−）Ｐ２に供給される＠３フレームデータＣを選択し
て出力させる０次に８！！２セレクタ５に於いては、入
カポ−）Ｐ＋、Ｐ２に優先最上位の第１フレームデータ
Ａと第２セレクタ３の出力信号がそれぞれ供給されてお
り、通常時は入カポ−）Ｐ＋ に供給される第１フレー
ムデータＡを選択して図示しない表示部に供給すること
によって表示を行なっている。そして、この第１フレー
ムデータＡに透明表現データが含まれると、第２ｉ！！
明表現検出部６が出力信号を発生して第２七レクタ５の
切替制御端Ｓに供給することにより、ｉ２！択入力端を
入カポ−）Ｐ＋からＰ２に切替えることによって第１セ
レクタ３の出力信号を表示部へ供給して表示する。
ることによって１通常時は入力ポートＰ＋ に併給され
る第２フレームデータＢを選択して出力させる。そして
、第１透明表現検出部４が第２フレームデータＢに含ま
れる透明表現データを検出すると、その出力信号を第１
セレクタ３の切替制御端Ｓに供給することにより、入カ
ポ−）Ｐ２に供給される＠３フレームデータＣを選択し
て出力させる０次に８！！２セレクタ５に於いては、入
カポ−）Ｐ＋、Ｐ２に優先最上位の第１フレームデータ
Ａと第２セレクタ３の出力信号がそれぞれ供給されてお
り、通常時は入カポ−）Ｐ＋ に供給される第１フレー
ムデータＡを選択して図示しない表示部に供給すること
によって表示を行なっている。そして、この第１フレー
ムデータＡに透明表現データが含まれると、第２ｉ！！
明表現検出部６が出力信号を発生して第２七レクタ５の
切替制御端Ｓに供給することにより、ｉ２！択入力端を
入カポ−）Ｐ＋からＰ２に切替えることによって第１セ
レクタ３の出力信号を表示部へ供給して表示する。
しかしながら、上記第４１ｉｉａ、８５図に示した場合
の様に、その優先順位が固定であれば良いが。
の様に、その優先順位が固定であれば良いが。
その優先順位を可変したい場合が多々ヰする。この場合
、第４図の場合はフレームデータが２種類であるために
、その組み合せはＡ＞Ｂ 、ＢＡＡの２通りであるが、
第５図の場合にはフレームデータが３種類であるために
６通りの組み合せとなってしまう、この様に、フレーム
データ数が増加するに伴なって、その組み合せ数が大幅
に増加することから、と記した構成では優先順位の可変
は不可能であった。
、第４図の場合はフレームデータが２種類であるために
、その組み合せはＡ＞Ｂ 、ＢＡＡの２通りであるが、
第５図の場合にはフレームデータが３種類であるために
６通りの組み合せとなってしまう、この様に、フレーム
データ数が増加するに伴なって、その組み合せ数が大幅
に増加することから、と記した構成では優先順位の可変
は不可能であった。
従って、本発明による表示優先制御回路は、各フレーム
データに含まれる透明表現データをそれぞれ検出する複
数の透明表現検出部と、ｆｌ先順位指定データを保持す
るレジスタと、前記各透明表現検出部の出力＠号を前記
レジスタの出力に応じて並べ替えて出力する優先順並べ
替え回路と、この優先順並べ替え回路の各出力をそれぞ
れ入力とするプライオリティ・エンコーダと、このプラ
イオリティ・エンコーダの出力信号により制御されて各
フレームデータを選択することにより表示データとして
表示部に供給するセレクタとによって構成するものであ
る・。
データに含まれる透明表現データをそれぞれ検出する複
数の透明表現検出部と、ｆｌ先順位指定データを保持す
るレジスタと、前記各透明表現検出部の出力＠号を前記
レジスタの出力に応じて並べ替えて出力する優先順並べ
替え回路と、この優先順並べ替え回路の各出力をそれぞ
れ入力とするプライオリティ・エンコーダと、このプラ
イオリティ・エンコーダの出力信号により制御されて各
フレームデータを選択することにより表示データとして
表示部に供給するセレクタとによって構成するものであ
る・。
この様に構成さ・れた表示優先制御回路に於いては、レ
ジスタに保持される優−先順位指定データに応じて各フ
レームデータの優先順位が決定されることから、複数の
フレームデータを重ね表示する場合に於ける優先順位の
賓更が極めて容易にかつ迅速に行なえることになる。
ジスタに保持される優−先順位指定データに応じて各フ
レームデータの優先順位が決定されることから、複数の
フレームデータを重ね表示する場合に於ける優先順位の
賓更が極めて容易にかつ迅速に行なえることになる。
〔実施例〕
第１図本発明による表示優先制御回路の一実施例を示す
回路図である。同図に於いてｌＯはセレクタであって、
入力端Ｉｎ”Ｉ３に供給される第１〜第４フレームデー
タＡ−Ｄを制御信号入力端ａ、ｂに供給される信号に応
じて選択することによりその出力を表示データＺとして
図示しない表示部に供給する。ｌｌａ〜ｌｉｄは第１〜
第４フレームデータＡ−Ｄをそれぞれ入力とすることに
より、透明表現データの存在を検出して出力信号をＫａ
−Ｋｄを発生する透明表現検出部である。
回路図である。同図に於いてｌＯはセレクタであって、
入力端Ｉｎ”Ｉ３に供給される第１〜第４フレームデー
タＡ−Ｄを制御信号入力端ａ、ｂに供給される信号に応
じて選択することによりその出力を表示データＺとして
図示しない表示部に供給する。ｌｌａ〜ｌｉｄは第１〜
第４フレームデータＡ−Ｄをそれぞれ入力とすることに
より、透明表現データの存在を検出して出力信号をＫａ
−Ｋｄを発生する透明表現検出部である。
そして、この場合に・於いては、４ビー／ ）の信号で
表わされるフレームデータが、最上位が“ｌ”で他の３
ビツトがすべて０″である場合を透明を表現するデータ
として検出している。１２は図示しないブイクロコンピ
ユータから供給される優先順位指定データＸを制御信号
入力端Ｃへのライト信号Ｗの供給時に取り込んで保持す
るとともに。
表わされるフレームデータが、最上位が“ｌ”で他の３
ビツトがすべて０″である場合を透明を表現するデータ
として検出している。１２は図示しないブイクロコンピ
ユータから供給される優先順位指定データＸを制御信号
入力端Ｃへのライト信号Ｗの供給時に取り込んで保持す
るとともに。
リード信号Ｒの供給時に出力端ＹＯ〜ＹＦＩから優先順
位指定制御信号Ｘｎ −ｗＸｒ、、 が出力される。
位指定制御信号Ｘｎ −ｗＸｒ、、 が出力される。
１３ａ〜１３ｃは、各入力端ＩＯ〜Ｉ３にそれぞれ透明
表現検出部１１ａ−１ｉｄから発生される出力信号Ｋａ
−Ｋｄがそれぞれ供給されるセレクタである。そして、
この各セレクタ１３ａ〜１３ｃは、レジスタ１２から各
制御信号入力端ａ、ｂにそれぞれ供給される優先順位指
定制御信号ｘＯ〜ｘ５に応じて出力信号Ｋａ−Ｋｄの選
択が行なわれる。つまり、セレクタ１３ａ Ｎ１５ｃは
、レジスター２から出力される優先順位指定制御信号ｘ
ｎ−Ｘ！１に応じて各透明表現検出部１１ａ〜ｌｉｄの
出力信号Ｋａ−Ｋｄに対する優先順位が設定され、優先
最下位信号を除く上位３ｇ１号が優先順泣顔に並べ替え
て出力する優先並べ替え回路１４を構成していることに
なる。１５はプライオリティ・エンコーダであって、入
力端Ｉ３ ＮＩ。
表現検出部１１ａ−１ｉｄから発生される出力信号Ｋａ
−Ｋｄがそれぞれ供給されるセレクタである。そして、
この各セレクタ１３ａ〜１３ｃは、レジスタ１２から各
制御信号入力端ａ、ｂにそれぞれ供給される優先順位指
定制御信号ｘＯ〜ｘ５に応じて出力信号Ｋａ−Ｋｄの選
択が行なわれる。つまり、セレクタ１３ａ Ｎ１５ｃは
、レジスター２から出力される優先順位指定制御信号ｘ
ｎ−Ｘ！１に応じて各透明表現検出部１１ａ〜ｌｉｄの
出力信号Ｋａ−Ｋｄに対する優先順位が設定され、優先
最下位信号を除く上位３ｇ１号が優先順泣顔に並べ替え
て出力する優先並べ替え回路１４を構成していることに
なる。１５はプライオリティ・エンコーダであって、入
力端Ｉ３ ＮＩ。
にセレクタ１３ａ〜１３ｃの出力＠号がそれぞれ供給さ
れ、かつ入力端ｘｎがアースに落されている。そして、
このプライオリティ・エンコーダ１５は、その入力端！
３〜Ｉｎの上位ビットに″０″信号が供給されると、そ
の下位入力端に供給される信号が中べて無視された状態
で入力信号が２ビット信号龜エンコードされて出力され
る。つまり、プライオリティ０エンコーダ１５の入力信
号Ｉｎ”Ｉ３に対する出力信号Ｑｏ ”Ｑ＋ との関係
は第１表に示す様になる。
れ、かつ入力端ｘｎがアースに落されている。そして、
このプライオリティ・エンコーダ１５は、その入力端！
３〜Ｉｎの上位ビットに″０″信号が供給されると、そ
の下位入力端に供給される信号が中べて無視された状態
で入力信号が２ビット信号龜エンコードされて出力され
る。つまり、プライオリティ０エンコーダ１５の入力信
号Ｉｎ”Ｉ３に対する出力信号Ｑｏ ”Ｑ＋ との関係
は第１表に示す様になる。
］１
第 ｌ麦
そして、このプライオリティ・エンコーダ１５の出力信
号Ｑｎ、Ｑ＋は、セレクタ１０の制御信号入力端ａ、ｂ
に供給されることにより、第２表に示す様に出力信号Ｑ
ｎ、Ｑ＋ に応じた第１〜第４フレームデータＡ−Ｄが
選択されて、図示しない表示部に表示データＺとして供
給されることになる。
号Ｑｎ、Ｑ＋は、セレクタ１０の制御信号入力端ａ、ｂ
に供給されることにより、第２表に示す様に出力信号Ｑ
ｎ、Ｑ＋ に応じた第１〜第４フレームデータＡ−Ｄが
選択されて、図示しない表示部に表示データＺとして供
給されることになる。
第２表
この様に構成された表示優先制御回路に於いで、まず図
示しないマイクロコンピュータから優先順位指定データ
Ｘがライト信号Ｗに同期して発生されると、この優先順
位指定データＸはまずレジスタ１２に保持されるととも
に、出力端Ｙｎ〜Ｙ１．から優先順位ＪＩ９制御信号Ｘ
ｎ＝Ｘ５として出りされる。そして、この優先順位指定
制御信号Ｘ ｎ ｗ Ｘ ｑは、その下位側から２ビツ
トずつが１３ ａ −１３ｃ（７）制御信号入力端！、
ｂにそれぞれ供給されている。従って、６ビツ）ａｍに
よる優先順位指定データＸは、その２ビツトいっが１朧
位となってセレクタ１３ａ〜１３ｃを制御することによ
り、優先順位を最も高く設定するフレームデータに対応
した透明表現検出部１１ａ−１１ｄの出力信号Ｋａ〜Ｋ
ｄがセレクタ１３ａによって選択されることにより取り
出される。同様にして、セレクタ１３ｂから上位第２番
目に設定された透明表現検出部１１ａ〜１１ｄの出力信
号Ｋａ〜Ｋｃが出力され、セレクタ１３ｃからは１位第
３１１目に設定された透明表現検出部１１ａ〜ｌｌｄの
出力信号Ｋａ〜Ｋｃが出力されることになる。
示しないマイクロコンピュータから優先順位指定データ
Ｘがライト信号Ｗに同期して発生されると、この優先順
位指定データＸはまずレジスタ１２に保持されるととも
に、出力端Ｙｎ〜Ｙ１．から優先順位ＪＩ９制御信号Ｘ
ｎ＝Ｘ５として出りされる。そして、この優先順位指定
制御信号Ｘ ｎ ｗ Ｘ ｑは、その下位側から２ビツ
トずつが１３ ａ −１３ｃ（７）制御信号入力端！、
ｂにそれぞれ供給されている。従って、６ビツ）ａｍに
よる優先順位指定データＸは、その２ビツトいっが１朧
位となってセレクタ１３ａ〜１３ｃを制御することによ
り、優先順位を最も高く設定するフレームデータに対応
した透明表現検出部１１ａ−１１ｄの出力信号Ｋａ〜Ｋ
ｄがセレクタ１３ａによって選択されることにより取り
出される。同様にして、セレクタ１３ｂから上位第２番
目に設定された透明表現検出部１１ａ〜１１ｄの出力信
号Ｋａ〜Ｋｃが出力され、セレクタ１３ｃからは１位第
３１１目に設定された透明表現検出部１１ａ〜ｌｌｄの
出力信号Ｋａ〜Ｋｃが出力されることになる。
つまり、セレクタ１３ｍ ＃１３ｃに於ける制御入へ置
端ａ、ｂと出力信号との関係が第２表に示す関係を宥す
る場合に、第１〜第４フレームデータＡ〜ＤにＡ＞Ｂ＞
Ｃ）Ｄなる優先順位を設定させるには、優先順位指定デ
ータＸを上位側から１Ｏｏｔｏｏ″として表わされる６
ビツトの信号を供給すれば良いことになる。従って、優
先順位並べ替え回路１４は、優先順位指定データＸによ
って指定された優先順に各透明表現検出部１１ａ〜ｌｉ
ｄの出力信号Ｋａ−Ｋｄを並べ替えて出力していること
になる。ただし、ここでは回路を簡略化するために、優
先順位が最下位であるデータは取り扱かわないようにし
ている。
端ａ、ｂと出力信号との関係が第２表に示す関係を宥す
る場合に、第１〜第４フレームデータＡ〜ＤにＡ＞Ｂ＞
Ｃ）Ｄなる優先順位を設定させるには、優先順位指定デ
ータＸを上位側から１Ｏｏｔｏｏ″として表わされる６
ビツトの信号を供給すれば良いことになる。従って、優
先順位並べ替え回路１４は、優先順位指定データＸによ
って指定された優先順に各透明表現検出部１１ａ〜ｌｉ
ｄの出力信号Ｋａ−Ｋｄを並べ替えて出力していること
になる。ただし、ここでは回路を簡略化するために、優
先順位が最下位であるデータは取り扱かわないようにし
ている。
この様にして取り出された各セレクタ１３ａ〜１３ｃの
出力信号は、プライオリティ番エンコーダ１５の入力端
！３〜１１にそれぞれ供給される。なお、入力端エロは
７−スに接続されて常時“Ｏ″入力状態となっている。
出力信号は、プライオリティ番エンコーダ１５の入力端
！３〜１１にそれぞれ供給される。なお、入力端エロは
７−スに接続されて常時“Ｏ″入力状態となっている。
そして、このプライオリティΦエンコーダ１５（例えば
７４Ｌ３１４Ｂ）は、入力端Ｉｎ−ｌ３にＩ３側を上位
とする優先順位が付与されており、優先順位の高い入力
端に“０″′信号が供給されると、第１表で示した様に
その下位側入力は無視されてその“θ″信号入力に対応
した２ビット信号が出力端Ｑｎ 。
７４Ｌ３１４Ｂ）は、入力端Ｉｎ−ｌ３にＩ３側を上位
とする優先順位が付与されており、優先順位の高い入力
端に“０″′信号が供給されると、第１表で示した様に
その下位側入力は無視されてその“θ″信号入力に対応
した２ビット信号が出力端Ｑｎ 。
Ｑｌから出力されてセレクタｌＯの制御が行なわれる。
ここで、透明表現検出部１１ａの出力信号Ｋａがθ″、
つまり第１フレームデータＡが透明表現状態で無い場合
には、セレクタ１３ａからプライオリテｌａデコーダ１
５の入力端Ｉ３に供給される信号が“０″となることか
ら、第１表から他の入力信号が無視されて出力端Ｑｎ、
Ｑ＋からセレクタｌＯの制御信号入力端ａ、ｂに供給さ
れる信号“ＯＯ″になる。セレクタ１ｏの制御信号入力
ｊｌｉａ、ｂに供給される００″になると、第２表から
入力端Ｉｎに供給される第１フレームデータＡが最上位
優先信号として選択され、この信号が表示データＺとし
て表示部に供給されて表示が行なわれることになる。
つまり第１フレームデータＡが透明表現状態で無い場合
には、セレクタ１３ａからプライオリテｌａデコーダ１
５の入力端Ｉ３に供給される信号が“０″となることか
ら、第１表から他の入力信号が無視されて出力端Ｑｎ、
Ｑ＋からセレクタｌＯの制御信号入力端ａ、ｂに供給さ
れる信号“ＯＯ″になる。セレクタ１ｏの制御信号入力
ｊｌｉａ、ｂに供給される００″になると、第２表から
入力端Ｉｎに供給される第１フレームデータＡが最上位
優先信号として選択され、この信号が表示データＺとし
て表示部に供給されて表示が行なわれることになる。
次に、透明表現検出部１１ａの出力信号Ｋａのみが“１
′″である場合には、プライオリティ・エンコーダ１５
の入力端Ｉｎ ＝Ｉ３に供給される入力＠号が“０００
１″となることから、その出力信号Ｑｎ、Ｑ＋は＠１表
から“１０″となる。そして、この出力信号Ｑｎ、Ｑ＋
が”１．０”としてセレクタｌＯの制御信号入力端ａ、
ｄに供給されると、セレクタｌＯは第２表から入力端■
１に供給される第２フレームデータＢを選択して表示部
に表示データＺとして供給する。この結果１表λ（部に
於いては、最上位優先順位に指定された第１フレームデ
ータＡの表示に於ける透明表示部分のみ第２優先順位に
指定された第２フレームデータＢの表示が行なわれて、
指定優先順位による重ね表示が行なえることになる。
′″である場合には、プライオリティ・エンコーダ１５
の入力端Ｉｎ ＝Ｉ３に供給される入力＠号が“０００
１″となることから、その出力信号Ｑｎ、Ｑ＋は＠１表
から“１０″となる。そして、この出力信号Ｑｎ、Ｑ＋
が”１．０”としてセレクタｌＯの制御信号入力端ａ、
ｄに供給されると、セレクタｌＯは第２表から入力端■
１に供給される第２フレームデータＢを選択して表示部
に表示データＺとして供給する。この結果１表λ（部に
於いては、最上位優先順位に指定された第１フレームデ
ータＡの表示に於ける透明表示部分のみ第２優先順位に
指定された第２フレームデータＢの表示が行なわれて、
指定優先順位による重ね表示が行なえることになる。
この様にして、ｍｌ、第２フレームデータＡ。
Ｂが共に透明表現となっている部分に於いては。
第３優先順位の第３フレームデータＣが表示され、更に
ｔＡ １− ｔＡ ３フレームデータＡ−Ｃが共に透明
表現となっている部分に於いては、第４優先順位の＠４
フレームデータＤが表示されて、指定優先順位による重
ね表示が行なえることになる。
ｔＡ １− ｔＡ ３フレームデータＡ−Ｃが共に透明
表現となっている部分に於いては、第４優先順位の＠４
フレームデータＤが表示されて、指定優先順位による重
ね表示が行なえることになる。
次に、優先順位指定データＸを変更してレジスタ１２に
書き込むと、その出力信号ｘｎ−ｘｓによって制御され
るセレクタ１３ａ−１３ｃの各入力端に対する選択が変
更されることから、ｆａ先順位が付けられているプライ
オリティ・エンコーダ１５の各入力端Ｘ３〜Ｉｎに供給
される第１〜第３フレームデータＡ−ＤにｒＡｉ！！す
る各透明表現検山部１１ａ〜ｌｉｄの出力信号が切り替
えられ、これに伴なってセレクタ１０による第１〜第４
フレームデータＡ−Ｄの選択に対する優先順位も変更さ
れることになる。
書き込むと、その出力信号ｘｎ−ｘｓによって制御され
るセレクタ１３ａ−１３ｃの各入力端に対する選択が変
更されることから、ｆａ先順位が付けられているプライ
オリティ・エンコーダ１５の各入力端Ｘ３〜Ｉｎに供給
される第１〜第３フレームデータＡ−ＤにｒＡｉ！！す
る各透明表現検山部１１ａ〜ｌｉｄの出力信号が切り替
えられ、これに伴なってセレクタ１０による第１〜第４
フレームデータＡ−Ｄの選択に対する優先順位も変更さ
れることになる。
以上説明した様に、大発明による表示優先制御回路に於
いては、レジスタに記憶させる優先順位指定データを変
更するのみで、複数フレームデータを指定優先順位に従
った重ね合せ表示が容易に行なわれることになり、これ
に伴なって優先順位の変更が極めて容易になる優れた効
果を有する。
いては、レジスタに記憶させる優先順位指定データを変
更するのみで、複数フレームデータを指定優先順位に従
った重ね合せ表示が容易に行なわれることになり、これ
に伴なって優先順位の変更が極めて容易になる優れた効
果を有する。
第１図は大発明による表示優先制御回路の一実施例を示
す回路図、第２図は２種のフレームデータに対する優先
重ね合せを示す図、第３図は重ね合された状態を示す図
、第４図、ａ８５図は従来の表示優先１１ｉ１１１回路
の一例を示す回路図である。 １０．１３ａ 〜１３ｃｍ”セレクタ、１１ａ〜ｔｔａ
・・・透明表現検出部、１４・・・優先順並べ替え回路
、１５・・・プライオリティ・エンコーダ。
す回路図、第２図は２種のフレームデータに対する優先
重ね合せを示す図、第３図は重ね合された状態を示す図
、第４図、ａ８５図は従来の表示優先１１ｉ１１１回路
の一例を示す回路図である。 １０．１３ａ 〜１３ｃｍ”セレクタ、１１ａ〜ｔｔａ
・・・透明表現検出部、１４・・・優先順並べ替え回路
、１５・・・プライオリティ・エンコーダ。
Claims (1)
- （１）複数のフレームデータに含まれる透明表現データ
を検出する複数の透明表現検出部と、前記各フレームデ
ータに対する優先順位指定データを保持するレジスタと
、前記各透明表現検出部から供給される出力信号の送出
端を前記レジスタの出力信号に応じて並べ替える優先順
並べ替え回路と、この優先順並べ待え回路の出力信号を
入力とするプライオリティ・エンコーダと、このプライ
オリティ・エンコーダの出力信号により制御されて各フ
レームデータを選択することにより表示データとして表
示部に供給するセレクタとを備えたことを特徴とする表
示優先制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219247A JPS6197694A (ja) | 1984-10-18 | 1984-10-18 | 表示優先制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219247A JPS6197694A (ja) | 1984-10-18 | 1984-10-18 | 表示優先制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197694A true JPS6197694A (ja) | 1986-05-16 |
Family
ID=16732525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219247A Pending JPS6197694A (ja) | 1984-10-18 | 1984-10-18 | 表示優先制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197694A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243261A (ja) * | 1985-08-20 | 1987-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 画像信号合成装置 |
| JPH01229291A (ja) * | 1988-03-09 | 1989-09-12 | Akira Nakano | 電子象形ユニットおよび電子象形機 |
| JPH0247774A (ja) * | 1988-07-22 | 1990-02-16 | Internatl Business Mach Corp <Ibm> | 表示システム及び方法 |
| JPH02158794A (ja) * | 1988-12-13 | 1990-06-19 | Ascii Corp | 表示制御装置 |
| JP2007074526A (ja) * | 2005-09-08 | 2007-03-22 | Victor Co Of Japan Ltd | 画像処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57687A (en) * | 1980-06-02 | 1982-01-05 | Kashiwagi Kenkyusho Kk | Graphic display unit |
| JPS5895787A (ja) * | 1981-12-03 | 1983-06-07 | 富士通株式会社 | 画像表示装置 |
-
1984
- 1984-10-18 JP JP59219247A patent/JPS6197694A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57687A (en) * | 1980-06-02 | 1982-01-05 | Kashiwagi Kenkyusho Kk | Graphic display unit |
| JPS5895787A (ja) * | 1981-12-03 | 1983-06-07 | 富士通株式会社 | 画像表示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243261A (ja) * | 1985-08-20 | 1987-02-25 | Nippon Telegr & Teleph Corp <Ntt> | 画像信号合成装置 |
| JPH0720252B2 (ja) * | 1985-08-20 | 1995-03-06 | 日本電信電話株式会社 | 画像信号合成装置 |
| JPH01229291A (ja) * | 1988-03-09 | 1989-09-12 | Akira Nakano | 電子象形ユニットおよび電子象形機 |
| JPH0247774A (ja) * | 1988-07-22 | 1990-02-16 | Internatl Business Mach Corp <Ibm> | 表示システム及び方法 |
| JPH02158794A (ja) * | 1988-12-13 | 1990-06-19 | Ascii Corp | 表示制御装置 |
| JP2007074526A (ja) * | 2005-09-08 | 2007-03-22 | Victor Co Of Japan Ltd | 画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815137A (en) | High speed display system having cursor multiplexing scheme | |
| JPS6197694A (ja) | 表示優先制御回路 | |
| JPS61255433A (ja) | 演算装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPH0418049Y2 (ja) | ||
| JPH01261696A (ja) | 表示装置 | |
| JPS61254981A (ja) | マルチウインド表示制御装置 | |
| JPS6228789A (ja) | グラフイツクデイスプレイ | |
| JPS6191720A (ja) | 複数の表示領域を有する端末装置の入出力制御方法 | |
| JP3212945B2 (ja) | 表示制御回路 | |
| JPS6139108A (ja) | 数値制御装置 | |
| JPH0418048Y2 (ja) | ||
| JPH03188796A (ja) | 時分割スイッチ回路 | |
| JPH02189584A (ja) | 画像合成表示回路 | |
| JP2644572B2 (ja) | フレームのオーバヘッド処理回路 | |
| JPS6210727A (ja) | デイスプレイ制御方式 | |
| JPS62135972A (ja) | イメ−ジ文書ペ−ジ間連続スクロ−ル表示方式 | |
| JPS62116091A (ja) | 描画像通信装置 | |
| JPS5850090B2 (ja) | 電力系統集中制御用画面表示制御方法 | |
| JPH06187291A (ja) | 電子卓上計算機 | |
| JPS63311403A (ja) | Ｐｃの入出力信号処理方式 | |
| JPS6238907A (ja) | 数値制御装置 | |
| JPH0234896A (ja) | ディスプレイ制御装置 | |
| JPH0991115A (ja) | 画像処理方法及び装置 | |
| JPS63223786A (ja) | 端末器におけるカラ−表示処理方法 |