JPS6192121A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPS6192121A JPS6192121A JP21184184A JP21184184A JPS6192121A JP S6192121 A JPS6192121 A JP S6192121A JP 21184184 A JP21184184 A JP 21184184A JP 21184184 A JP21184184 A JP 21184184A JP S6192121 A JPS6192121 A JP S6192121A
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- circuit
- winding
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
２石構成磁束制御形スイッチングレギュレータの過電圧
保護回路に関するもので、”特に低電圧直流□″出力電
源回路構成において異常時の過電圧時に負荷の損傷を防
ぐため絶縁コンバータトランスの低電圧出力巻線に過電
圧保護（ＯＶＰ）用巻線を巻き上げてダイオードを介し
てサイリスクを導通して構成すれば、短絡電流が低減し
て、構成半導体のコストダウン発熱の低下を計る。
保護回路に関するもので、”特に低電圧直流□″出力電
源回路構成において異常時の過電圧時に負荷の損傷を防
ぐため絶縁コンバータトランスの低電圧出力巻線に過電
圧保護（ＯＶＰ）用巻線を巻き上げてダイオードを介し
てサイリスクを導通して構成すれば、短絡電流が低減し
て、構成半導体のコストダウン発熱の低下を計る。
（従来の技術〕
本願出願人は先に以下のような電源回路を提案した（特
願昭５８−１９６５０９号）。第４図に従来技術での過
電圧保護（ＯＶＰ）回路を示す。低電圧直流出力電圧（
５Ｖ、１２Ｖ・・・）で動作する電子機器がリモコンの
０Ｎ−ＯＦＦ動作で電源スィッチＳＷを開閉されない場
合に、磁束制御・形電源回路が第４図に示す２石構成の
自励発振方式で設計され、比較的大きな負荷（５Ｖ Ｘ
ｌ０Ａ、 １２Ｖ ｘｌＡ） ニ供給されている時に磁
束制御用可飽和リアクタトランス、（ＰＲＴ）の被制御
巻線の短絡あるいは制御１回路の故障等の異常時に出力
電圧が過電圧となり、負荷の損傷、電源回路の損傷を防
ぐため、ツェナーダイオードＤｔ’で過電圧を検出して
、サイリスタＤ５を導通させ保護回路を構成していたが
下記の欠点がある。
願昭５８−１９６５０９号）。第４図に従来技術での過
電圧保護（ＯＶＰ）回路を示す。低電圧直流出力電圧（
５Ｖ、１２Ｖ・・・）で動作する電子機器がリモコンの
０Ｎ−ＯＦＦ動作で電源スィッチＳＷを開閉されない場
合に、磁束制御・形電源回路が第４図に示す２石構成の
自励発振方式で設計され、比較的大きな負荷（５Ｖ Ｘ
ｌ０Ａ、 １２Ｖ ｘｌＡ） ニ供給されている時に磁
束制御用可飽和リアクタトランス、（ＰＲＴ）の被制御
巻線の短絡あるいは制御１回路の故障等の異常時に出力
電圧が過電圧となり、負荷の損傷、電源回路の損傷を防
ぐため、ツェナーダイオードＤｔ’で過電圧を検出して
、サイリスタＤ５を導通させ保護回路を構成していたが
下記の欠点がある。
■ Ｄ５導通時に大電流が流れるため、Ｄ５の電流定格
を下げる制限抵抗Ｒｏと整流平滑用電解コンデンサから
の突入電流を防止する整流ダイオードＤ６が必要である
。
を下げる制限抵抗Ｒｏと整流平滑用電解コンデンサから
の突入電流を防止する整流ダイオードＤ６が必要である
。
■ 整流ダイオードＤ６の追加に依って定常時にＤ３→
Ｄ６．Ｄ４→Ｄ６の全波整流電流が流れ、Ｄｓの順方向
電圧降下と逆回復電流時間に依る電力損失が増加する。
Ｄ６．Ｄ４→Ｄ６の全波整流電流が流れ、Ｄｓの順方向
電圧降下と逆回復電流時間に依る電力損失が増加する。
■ 制限抵抗ＲｏはサイリスクＤ５の電流をＩＯＡ以下
とするためには１Ω／２叶のセメント巻線抵抗をＤｓと
直列に接続してピーク電流を８Ａｐに制限し、平均電流
を４ＡとしてＤｓの電流定格５＾のサイリスタとしたが
、発熱からの温度上昇を押さえるため放熱板が必要であ
り、又セメント抵抗の発熱も過大である。
とするためには１Ω／２叶のセメント巻線抵抗をＤｓと
直列に接続してピーク電流を８Ａｐに制限し、平均電流
を４ＡとしてＤｓの電流定格５＾のサイリスタとしたが
、発熱からの温度上昇を押さえるため放熱板が必要であ
り、又セメント抵抗の発熱も過大である。
従来の装置においては、
■ Ｄ５導通時に大電流が流れるため、Ｄｓの電流定格
を下げる制限抵抗Ｒｏと整流平滑用電解コンデンサから
の突入電流を防止する整流ダイオードＤ６が必要である
。
を下げる制限抵抗Ｒｏと整流平滑用電解コンデンサから
の突入電流を防止する整流ダイオードＤ６が必要である
。
■ 整流ダイオードＤ６の追加に依って定當時にＤ３→
Ｄｓ 、Ｄ４ ”Ｄｓの全波整流電流が流れ、Ｄｓの順
方向電圧降下と逆回復電流時間に依る電力損失が増加す
る。
Ｄｓ 、Ｄ４ ”Ｄｓの全波整流電流が流れ、Ｄｓの順
方向電圧降下と逆回復電流時間に依る電力損失が増加す
る。
■ 制限抵抗１ン０はサイリスクＤ５の電流をＩＯＡ以
下とするためには１Ω／２０Ｗのセメント巻線抵抗をＤ
ｓと直列に接続してピーク電流を８Ａｐに制限し、ｊＩ
ｌＩ／ＬＩ電流を４八としてＤｓの電流定格５＾のサイ
リスタとしたが、発熱からの温度に昇を押さえるため放
熱板が必要であり、又セメント抵抗の発熱も過大である
。
下とするためには１Ω／２０Ｗのセメント巻線抵抗をＤ
ｓと直列に接続してピーク電流を８Ａｐに制限し、ｊＩ
ｌＩ／ＬＩ電流を４八としてＤｓの電流定格５＾のサイ
リスタとしたが、発熱からの温度に昇を押さえるため放
熱板が必要であり、又セメント抵抗の発熱も過大である
。
などの問題点があった。
本発明は、低電圧出力の電源回路で２石構成の自動発振
方式磁束制御形スイッチレギュレータで構成され、２次
側低電圧出力巻線から２組の巻線をそれぞれ巻き１−げ
Ｃ１その巻線にそれぞれ、ダイオードを接続してカソー
ド電極を共通としてサイリスタのアノード電極に接続さ
れた過電圧保護回路である。
方式磁束制御形スイッチレギュレータで構成され、２次
側低電圧出力巻線から２組の巻線をそれぞれ巻き１−げ
Ｃ１その巻線にそれぞれ、ダイオードを接続してカソー
ド電極を共通としてサイリスタのアノード電極に接続さ
れた過電圧保護回路である。
上述の装置によれば、低電圧出力巻線の上にそれぞれ過
電圧保護回路動作時の電流を低減するための巻線を両波
整流の極性で巻き上げて構成すれば、 、 ■ Ｄｓに流れる電流が減少してサイリスクの電流定格
が２八となり放熱板の削除、電流制限用セメント抵抗の
削除が計られる。
電圧保護回路動作時の電流を低減するための巻線を両波
整流の極性で巻き上げて構成すれば、 、 ■ Ｄｓに流れる電流が減少してサイリスクの電流定格
が２八となり放熱板の削除、電流制限用セメント抵抗の
削除が計られる。
■ 定常動作時に１２Ｖラインの全波整流回路に突°入
電流防止用ダイオードが直列に接続されないためダイオ
ードに依る電力損失がなくなる。
電流防止用ダイオードが直列に接続されないためダイオ
ードに依る電力損失がなくなる。
従ってこの装置において、
■ 絶縁コンバータトランス（ＰＩＴ）のトランス構造
が従来の大きさで、ＤＱ、Ｄｓ、 Ｄ５ダイオードは小
容量化されるのでコストダウン化が可能で０■Ｐ動作時
に発熱が少ない。
が従来の大きさで、ＤＱ、Ｄｓ、 Ｄ５ダイオードは小
容量化されるのでコストダウン化が可能で０■Ｐ動作時
に発熱が少ない。
■ ＯＶＰ動作時に消費電力が減少する。
■ 定常動作時の電力損失の低減によって電力変換効率
が向上する。
が向上する。
などの利点を生じる。
本発明実施例の回路図を第１図に示す。
低電圧直流出力電圧、大電流負荷の電源回路を設計する
場合、電力変換効率が有利となるために直流出力回路は
全波整流方式で正、負の半サイクル毎に電源の絶縁コン
バータトランスの２次側巻線から出力電圧が取り出され
る２石のスイッチングトランジスタがプッシュプル動作
で交互にスイッチングする磁束制御形電源回路が採用さ
れるが、図に示す様に手動スイッチＳＷで電源０Ｎ−Ｏ
Ｆ Ｆが行なわれる場合、電源回路の異常時の過電圧保
護回路を構成するために、ＰＩＴの２次巻線ボビン上に
、２次巻線Ｎ２に重畳してＮ６を全波整流方式の極性で
それぞれ巻装してダイオードＤａ。
場合、電力変換効率が有利となるために直流出力回路は
全波整流方式で正、負の半サイクル毎に電源の絶縁コン
バータトランスの２次側巻線から出力電圧が取り出され
る２石のスイッチングトランジスタがプッシュプル動作
で交互にスイッチングする磁束制御形電源回路が採用さ
れるが、図に示す様に手動スイッチＳＷで電源０Ｎ−Ｏ
Ｆ Ｆが行なわれる場合、電源回路の異常時の過電圧保
護回路を構成するために、ＰＩＴの２次巻線ボビン上に
、２次巻線Ｎ２に重畳してＮ６を全波整流方式の極性で
それぞれ巻装してダイオードＤａ。
Ｄｓを接続してカソード電極をそれぞれサイリスクＤ５
のアノード電極に接続される。
のアノード電極に接続される。
このｏｖｐ回路の場合、従来の場合と比較すると第２図
（従来例）、第３図（本願）の電流波形図に示す様に０
■Ｐ動作時のサイリスク電流は上げられるＮ６の巻数を
増加する程、■（は減少する。
（従来例）、第３図（本願）の電流波形図に示す様に０
■Ｐ動作時のサイリスク電流は上げられるＮ６の巻数を
増加する程、■（は減少する。
本発明例で実験の結果、５ｖ比出力線を５Ｔ、１２Ｖ出
力巻線を７Ｔで取り出し５ＶＸ１０＾＝５０讐。
力巻線を７Ｔで取り出し５ＶＸ１０＾＝５０讐。
１２Ｖ ｘ Ｉ Ａ ＝ １２Ｗを供給する電源回路の
場合、従来の場合はＯＶＰ動作時のサイリスク電流■５
は８Ａｐ流れ、Ｒｏとして１Ωの巻線抵抗平均電力損失
は１６Ｗであった、又定常時にＤ６の電力損失は１．５
Ｗであった。
場合、従来の場合はＯＶＰ動作時のサイリスク電流■５
は８Ａｐ流れ、Ｒｏとして１Ωの巻線抵抗平均電力損失
は１６Ｗであった、又定常時にＤ６の電力損失は１．５
Ｗであった。
本発明例ではＮ６＝１６Ｔをそれぞれ巻き上げた場合Ｉ
：、 ＝ １．５ Ａｐに減少し巻線抵抗に依る電流
制限は必要としないため、Ｒｏの電力損失が解消する。
：、 ＝ １．５ Ａｐに減少し巻線抵抗に依る電流
制限は必要としないため、Ｒｏの電力損失が解消する。
又定常時にＤ６の電力損失も解消し電力変換効率が改善
された。
された。
したがって従来例で構成される０■Ｐ回路の部品はサイ
リスタの定格（５０Ｖ 、１０Ａ）セメント巻線抵抗１
Ω／２０Ｗ、ダイオードの定格（２００Ｖ、 ２ Ａ
）が要求され、サイリスクは放熱板が必要であったが、
本発明例で構成される部品はサイリスク定格（１００Ｖ
、 ２ Ａ ） 、ダイオードの定格（２００Ｖ、
Ｉ Ａ ）で可能となり、放熱板モジュール不要である
ので、コストダウン化が８ｔられる。
リスタの定格（５０Ｖ 、１０Ａ）セメント巻線抵抗１
Ω／２０Ｗ、ダイオードの定格（２００Ｖ、 ２ Ａ
）が要求され、サイリスクは放熱板が必要であったが、
本発明例で構成される部品はサイリスク定格（１００Ｖ
、 ２ Ａ ） 、ダイオードの定格（２００Ｖ、
Ｉ Ａ ）で可能となり、放熱板モジュール不要である
ので、コストダウン化が８ｔられる。
イ１（電圧出力巻線の１・にｏｖｐ動作用の巻線をそれ
ぞれ全波整流）月（の極性で巻き上げ、ダイオード２組
をそれぞれ介してサイリスクのアノードに接続してＯＶ
Ｐｌ路を構成すると、ｏｖｐ動作時にサイリスクに流
れる短絡電流が巻線の追加に依るインダクダンスの増加
によって電流が制限されて減少′４″るために（ｊ）構
成部品の小容量化に伴なうコストダウン、（力発熱部品
の解消、■定常動作時の電力１０失の低減、■ｏｖｐ動
作の異常時の消費電力の低下、等が計られる。
ぞれ全波整流）月（の極性で巻き上げ、ダイオード２組
をそれぞれ介してサイリスクのアノードに接続してＯＶ
Ｐｌ路を構成すると、ｏｖｐ動作時にサイリスクに流
れる短絡電流が巻線の追加に依るインダクダンスの増加
によって電流が制限されて減少′４″るために（ｊ）構
成部品の小容量化に伴なうコストダウン、（力発熱部品
の解消、■定常動作時の電力１０失の低減、■ｏｖｐ動
作の異常時の消費電力の低下、等が計られる。
第１図は本発明の一例の構成図、第２図、第３図はその
説明のための図、第４図は従来の装置の説明のための図
である。
説明のための図、第４図は従来の装置の説明のための図
である。
Claims (1)
- 低電圧出力の電源回路で２石構成の自励発振方式磁束制
御形スイッチレギュレータで構成され、２次側低電圧出
力巻線から２組の巻線をそれぞれ巻き上げて、その巻線
にそれぞれ、ダイオードを接続してカソード電極を共通
としてサイリスタのアノード電極に接続された過電圧保
護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21184184A JPS6192121A (ja) | 1984-10-09 | 1984-10-09 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21184184A JPS6192121A (ja) | 1984-10-09 | 1984-10-09 | 過電圧保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6192121A true JPS6192121A (ja) | 1986-05-10 |
Family
ID=16612469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21184184A Pending JPS6192121A (ja) | 1984-10-09 | 1984-10-09 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192121A (ja) |
-
1984
- 1984-10-09 JP JP21184184A patent/JPS6192121A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100585997C (zh) | 包含多个级联的变换器的交流/直流变换器 | |
| JP4430531B2 (ja) | 双方向絶縁型ｄｃ−ｄｃコンバータ | |
| US9166493B2 (en) | Power converter circuit | |
| JP3981886B2 (ja) | 整流回路 | |
| US20130038258A1 (en) | Motor control device | |
| WO2014119374A1 (ja) | プリチャージ回路 | |
| JPH11178351A (ja) | 突入電流防止機能と過電圧防止機能および放電機能とを備えた制御回路並びにその制御回路を備えた電力変換装置 | |
| JPS6192121A (ja) | 過電圧保護回路 | |
| US6696772B2 (en) | Synchronous rectification | |
| CN112075019B (zh) | 具有升压开关的降压矩阵式整流器及其在一相损耗期间的操作 | |
| JP6705324B2 (ja) | 電力変換回路 | |
| JP3568697B2 (ja) | フライバック型多出力ｄｃ−ｄｃコンバータ | |
| JPS62193595A (ja) | 交流電動機の駆動のための同時回生換流型電流源インバ−タ− | |
| JPH08205560A (ja) | 電力変換装置 | |
| KR100882856B1 (ko) | 노이즈필터가 구비된 전원안정화회로 | |
| CN216564987U (zh) | 一种具有涌流限制的电机控制系统 | |
| CN211321212U (zh) | 一种具有防烧损功能的变频器预充电回路 | |
| JPH0686539A (ja) | コンバータ回路 | |
| JP4148760B2 (ja) | スイッチング電源装置 | |
| JP2004147475A (ja) | 整流装置 | |
| KR200257920Y1 (ko) | 정류 회로 | |
| JP3326647B2 (ja) | 力率改善整流回路 | |
| JP2022069728A (ja) | 電力変換器 | |
| JPH11332242A (ja) | 突入電流防止回路 | |
| JP2000184720A (ja) | コンバータ及びインバータ装置 |