JPS6191970A - 非線形素子 - Google Patents
非線形素子Info
- Publication number
- JPS6191970A JPS6191970A JP21388084A JP21388084A JPS6191970A JP S6191970 A JPS6191970 A JP S6191970A JP 21388084 A JP21388084 A JP 21388084A JP 21388084 A JP21388084 A JP 21388084A JP S6191970 A JPS6191970 A JP S6191970A
- Authority
- JP
- Japan
- Prior art keywords
- films
- amorphous silicon
- voltage
- nonlinear element
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 210000002858 crystal cell Anatomy 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は金属と絶縁物と非晶質シリコンとのＭＩＳ（金
属−絶縁物一半導体）ダイオードを用いた非線形素子に
関するものである。
属−絶縁物一半導体）ダイオードを用いた非線形素子に
関するものである。
半導体バリスタのように電圧−電流特性が非直線的な変
化管示す非線形素子は、従来から過電圧抑制や維音吸収
回路などに使われてき定が、最近になって大表示容量の
液晶ディスプレイを実現するための素子としても注目さ
れるよう罠なってきた。このための非線形素子としては
数多くの素子が大面積にわたり均一に形成できることが
必要で、種々の材料および素子構造のものが提案されて
いる。
化管示す非線形素子は、従来から過電圧抑制や維音吸収
回路などに使われてき定が、最近になって大表示容量の
液晶ディスプレイを実現するための素子としても注目さ
れるよう罠なってきた。このための非線形素子としては
数多くの素子が大面積にわたり均一に形成できることが
必要で、種々の材料および素子構造のものが提案されて
いる。
さて非線形素子は、例えば第３図に示すような正逆対称
的な電圧−電流特性を示す。このような非線形素子を液
晶ディスプレイに適用した場合、非線形素子は第４図の
等節回路に示すように、信号線４１とデータ線４２を介
して液晶セル４３と直列につながれる。この非線形素子
４４の閾値電圧Ｖｔｈより大きな電圧■。。を信号線・
データ線間に加えると、液晶セル４３にはほぼ■。。−
ＶｔｈのｔＥＥがかかり、液晶がオンする。又、閾値Ｗ
ＥＥＶｔｈより小さな電圧■。ｆｆｔｌ−加えると、Ｖ
ｏｆｆは全て非線形素子４４にかかシ、液晶セル４３に
電圧はかからず液晶はオンしない。このように外部から
加える電圧の比■。ｎ／■ｏｆｆに対し、液晶セル４３
に実効的にかかる電圧の比ははるかに大きくなり、オン
オフ比が大きく改善される。この結果、従来液晶ディス
プレイのマルチプレックス駆動においては、−号線数６
０−程度度が限界であったが、非線形素子を用いること
で信号線数が数百程度Ｖまで可能となり、大表示容量の
液晶ディス −プレイが実現できる。
的な電圧−電流特性を示す。このような非線形素子を液
晶ディスプレイに適用した場合、非線形素子は第４図の
等節回路に示すように、信号線４１とデータ線４２を介
して液晶セル４３と直列につながれる。この非線形素子
４４の閾値電圧Ｖｔｈより大きな電圧■。。を信号線・
データ線間に加えると、液晶セル４３にはほぼ■。。−
ＶｔｈのｔＥＥがかかり、液晶がオンする。又、閾値Ｗ
ＥＥＶｔｈより小さな電圧■。ｆｆｔｌ−加えると、Ｖ
ｏｆｆは全て非線形素子４４にかかシ、液晶セル４３に
電圧はかからず液晶はオンしない。このように外部から
加える電圧の比■。ｎ／■ｏｆｆに対し、液晶セル４３
に実効的にかかる電圧の比ははるかに大きくなり、オン
オフ比が大きく改善される。この結果、従来液晶ディス
プレイのマルチプレックス駆動においては、−号線数６
０−程度度が限界であったが、非線形素子を用いること
で信号線数が数百程度Ｖまで可能となり、大表示容量の
液晶ディス −プレイが実現できる。
このような非線形素子として、非晶質シリコンを用いた
ｎｉｐ ｉｎまたはｐｉｎｉｐ ５層積層型のパ。
ｎｉｐ ｉｎまたはｐｉｎｉｐ ５層積層型のパ。
クララパック（’ｂａｃｋ ｔｏ ｂａｃｋ ）ダイオ
ード（４？開昭５７−１３００８１ ）や、非晶質シリ
コン−金属−非晶質シリコンと３層層積層したバラフッ
ラバ。
ード（４？開昭５７−１３００８１ ）や、非晶質シリ
コン−金属−非晶質シリコンと３層層積層したバラフッ
ラバ。
クダイオード（特開昭５７−１５４２８０）が既に提案
されている。その等価回路を第５図（ａｌ 、 （ｂｌ
Ｋ示す。同図の点線で囲まれた簡単な構成のパックツウ
パックダイオードで、第３図とほぼ同様な非線形特性が
得られる。しかしこの非線形素子は非線形特性の正逆方
向の対称性が悪いという欠点がある。その理由は、１層
への不純物混入によシ素子構造の対称性が失なわれるこ
とや、シ百、トキー接合形成プロセスの相違により非晶
質シリコンと金属との第１のショットキー接合特性と、
金属と非晶質シリ−３７との第２のショットキー接合特
性とが異なることなどで、ある非線形素子特性の対称性
が悪いと、液晶セルに加わる電圧は非対称となり、液晶
にかかる電圧罠は直流分が残る。このような条件下では
液晶の寿命は短く、実用にはならない。
されている。その等価回路を第５図（ａｌ 、 （ｂｌ
Ｋ示す。同図の点線で囲まれた簡単な構成のパックツウ
パックダイオードで、第３図とほぼ同様な非線形特性が
得られる。しかしこの非線形素子は非線形特性の正逆方
向の対称性が悪いという欠点がある。その理由は、１層
への不純物混入によシ素子構造の対称性が失なわれるこ
とや、シ百、トキー接合形成プロセスの相違により非晶
質シリコンと金属との第１のショットキー接合特性と、
金属と非晶質シリ−３７との第２のショットキー接合特
性とが異なることなどで、ある非線形素子特性の対称性
が悪いと、液晶セルに加わる電圧は非対称となり、液晶
にかかる電圧罠は直流分が残る。このような条件下では
液晶の寿命は短く、実用にはならない。
電圧−を流特性の対称性を向上させた非線形素子として
、金属と絶縁物と非晶質シリコンとからなるＭＩＳダイ
オードを多層積層した二組のダイオ゛−ドを並列に互い
に逆方向に接続した構成のものが提案されている（特開
昭５９−５７２８７）。
、金属と絶縁物と非晶質シリコンとからなるＭＩＳダイ
オードを多層積層した二組のダイオ゛−ドを並列に互い
に逆方向に接続した構成のものが提案されている（特開
昭５９−５７２８７）。
この素子の等価回路を第６図に示す。同図における二組
の点線で囲まれた多層ＭＩＳダイオードは、同一の多層
膜の隣接した位置にパターニング形成されておシ、この
ためダイオード特性は全く同一であり、非線形特性の対
称性は著しく向上する。
の点線で囲まれた多層ＭＩＳダイオードは、同一の多層
膜の隣接した位置にパターニング形成されておシ、この
ためダイオード特性は全く同一であり、非線形特性の対
称性は著しく向上する。
多層ＭＩＳダイオードとした理由は、この素子がダイオ
ードの順向力特性を利用しているため、単層ＭＩＳダイ
オードでは非線形素子としての闇値電圧が０．７ｖ程度
と小さいので、多層にすることで大きな閾値電圧を得よ
うとするためである。しかしながらまさしくこの多層Ｍ
ＩＳダイオードにしなければならない点がこの非線形素
子の欠点である。なぜなら非晶質シリコン膜および絶縁
膜の形成と、金属膜の形成とは全く別の工程であるから
、多層にするためには、非常に多くの工程を経ねばなら
ず、多大なコストアップ要因となるからである。
。
ードの順向力特性を利用しているため、単層ＭＩＳダイ
オードでは非線形素子としての闇値電圧が０．７ｖ程度
と小さいので、多層にすることで大きな閾値電圧を得よ
うとするためである。しかしながらまさしくこの多層Ｍ
ＩＳダイオードにしなければならない点がこの非線形素
子の欠点である。なぜなら非晶質シリコン膜および絶縁
膜の形成と、金属膜の形成とは全く別の工程であるから
、多層にするためには、非常に多くの工程を経ねばなら
ず、多大なコストアップ要因となるからである。
。
〔発明の目的〕 一
本発明の目的は、以上のような従来の非晶質シリコンか
らなる非線形素子の欠点を改善し、簡単な構成でも電圧
−電流特性における正逆の対称性が良くかつ比較的大き
な閾値電圧を有する非晶質シリコンからなる非線形素子
を提供することにある。
らなる非線形素子の欠点を改善し、簡単な構成でも電圧
−電流特性における正逆の対称性が良くかつ比較的大き
な閾値電圧を有する非晶質シリコンからなる非線形素子
を提供することにある。
本発明の非線形素子は、絶縁物基板上の隣接した位置に
、同一の金り膜と該金属膜上に順次積層された絶縁膜と
非晶質シリコン膜とからなり同一形状にパターニング形
成された２個のＭＩＳダイオードを、直列に互いに逆方
向に接続したことから構成される。
、同一の金り膜と該金属膜上に順次積層された絶縁膜と
非晶質シリコン膜とからなり同一形状にパターニング形
成された２個のＭＩＳダイオードを、直列に互いに逆方
向に接続したことから構成される。
第２図（ａｌ 、 （ｂ）は本発明による非線形素子の
構成を示す等価回路図である。
構成を示す等価回路図である。
本発明では上記構成で示したように、非線形素子として
、金属と絶縁物と非晶質シリコンとのＭＩＳダイオード
１ｉｔ−２測置列に互いに逆方向に接続した構成のもの
を用いる。非晶質シリコンがドナーライクのときが（ａ
）、アクセプターライクのときが（ｂ）となる。同図に
おける２個の点線で囲まれたＭＩＳダイオード１１は、
同一の非晶質シリコン膜の隣接した位Ｒ＜同一形状でパ
ターニング形成場れており、非線形特性の対称性は著し
く向上する。しかもこれらの非線形素子はダイオードの
逆方向特性を利用しているため、非線形素子としての閾
値電圧Ｖｔｈ ｔ＝比較的大きな値とすることができ、
要求される非線形素子特性の仕様に応じて閾値電圧Ｖｔ
ｈ ’ｋ Ｉ Ｖ程度から１０数Ｖ程度まで制御するこ
とが可能である。
、金属と絶縁物と非晶質シリコンとのＭＩＳダイオード
１ｉｔ−２測置列に互いに逆方向に接続した構成のもの
を用いる。非晶質シリコンがドナーライクのときが（ａ
）、アクセプターライクのときが（ｂ）となる。同図に
おける２個の点線で囲まれたＭＩＳダイオード１１は、
同一の非晶質シリコン膜の隣接した位Ｒ＜同一形状でパ
ターニング形成場れており、非線形特性の対称性は著し
く向上する。しかもこれらの非線形素子はダイオードの
逆方向特性を利用しているため、非線形素子としての閾
値電圧Ｖｔｈ ｔ＝比較的大きな値とすることができ、
要求される非線形素子特性の仕様に応じて閾値電圧Ｖｔ
ｈ ’ｋ Ｉ Ｖ程度から１０数Ｖ程度まで制御するこ
とが可能である。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の構造を示す断面図である。
ガラス基板２０上の隣接する位置に形成された金属から
なる二つの下部電極２１および２２の上に、プラズマＣ
ＶＤ法により、窒化シリコン又は二酸化シリコンの絶縁
膜２３．ｉ型非晶質シリコン膜２４およびｎ型非晶質シ
リコン膜２５ｆ：順次積層する。つぎにこの絶縁膜２３
とｉ型非晶質シリコン膜２４とを下部電極２１および２
２の上部にのみ残るように島状に工、チング形成する。
なる二つの下部電極２１および２２の上に、プラズマＣ
ＶＤ法により、窒化シリコン又は二酸化シリコンの絶縁
膜２３．ｉ型非晶質シリコン膜２４およびｎ型非晶質シ
リコン膜２５ｆ：順次積層する。つぎにこの絶縁膜２３
とｉ型非晶質シリコン膜２４とを下部電極２１および２
２の上部にのみ残るように島状に工、チング形成する。
さらにプラズマＣＶＤ法によシ窒化シリコン又は二酸化
シリコン絶縁膜ヲパッシペーシ冒ン膜２６として形成し
たのち、電標取出し用のコンタクトホールを開ける。最
後にこのコンタクトホールを介して二つのＭＩＤダイオ
ードを上部電極２７により接続して本実施例が完成する
。
シリコン絶縁膜ヲパッシペーシ冒ン膜２６として形成し
たのち、電標取出し用のコンタクトホールを開ける。最
後にこのコンタクトホールを介して二つのＭＩＤダイオ
ードを上部電極２７により接続して本実施例が完成する
。
このようＫして得られた本実施例は第３図に示すように
、閾値電圧Ｖｔｈが比較的大きく、又正逆特性の対称性
が非常に良い。
、閾値電圧Ｖｔｈが比較的大きく、又正逆特性の対称性
が非常に良い。
閾値電圧Ｖｔｈは、絶縁膜２３の厚さおよびｉ型非晶質
シリコン膜２４の厚さを変えることでＩＶ程度から２０
数ｖ糧度まで変えることができる。
シリコン膜２４の厚さを変えることでＩＶ程度から２０
数ｖ糧度まで変えることができる。
例えば、絶縁膜２３の厚さを３００１．ｉ型非晶質シリ
コン膜２４の厚さを３０００１としたとき、Ｖｔｈは２
０■、又絶縁膜２３の厚さを１ｏｏｉ、ｉ型非晶質シリ
コン膜２４の厚さを１００ＯＸとしたとき、Ｖｔｈは８
■となった。又ｎ型非晶質シリコン膜２５は上部電極と
のオーミック接触をとるためのもので厚さは３００１は
どあれば充分である。
コン膜２４の厚さを３０００１としたとき、Ｖｔｈは２
０■、又絶縁膜２３の厚さを１ｏｏｉ、ｉ型非晶質シリ
コン膜２４の厚さを１００ＯＸとしたとき、Ｖｔｈは８
■となった。又ｎ型非晶質シリコン膜２５は上部電極と
のオーミック接触をとるためのもので厚さは３００１は
どあれば充分である。
正逆特性の対称性は２個のダイオードの面積のバターニ
ング精度罠依存するが、例えば、接合面積がｌＯμｍＸ
ＩＱμｍの上記非線形素子全形成したところ、正方向Ｖ
ｔｈが８．ＯＩＶで逆方向Ｖｔｈが同じ＜８．０１Ｖと
良好な対称性を得ることができた。
ング精度罠依存するが、例えば、接合面積がｌＯμｍＸ
ＩＱμｍの上記非線形素子全形成したところ、正方向Ｖ
ｔｈが８．ＯＩＶで逆方向Ｖｔｈが同じ＜８．０１Ｖと
良好な対称性を得ることができた。
第４図は本実施例を用いた液晶ディスプレイの等価回路
図である。液晶ディスプレイに組込む場合には、本実施
例の非線形素子４４の下部電極２１又は２２のいずれか
一方を信号線４１又はデータ線４２に接続し、他の一方
を液晶セル４３に接続する。この液晶ディスプレイで、
５００本のマルチプレ、クス駆動ができ、クロストーク
のない良好な画像が得られた。
図である。液晶ディスプレイに組込む場合には、本実施
例の非線形素子４４の下部電極２１又は２２のいずれか
一方を信号線４１又はデータ線４２に接続し、他の一方
を液晶セル４３に接続する。この液晶ディスプレイで、
５００本のマルチプレ、クス駆動ができ、クロストーク
のない良好な画像が得られた。
以上、詳細説明したように、本発明によれば、金属と絶
縁物と非晶質シリコンとのＭＩＳダイオードｔ−２個直
列に互いに逆方向に接続した構成のものを用いることで
、正逆の対称性のよい電圧−電流特性と、比較的大きな
閾値電圧とを有する非線形素子を得ることができる。
縁物と非晶質シリコンとのＭＩＳダイオードｔ−２個直
列に互いに逆方向に接続した構成のものを用いることで
、正逆の対称性のよい電圧−電流特性と、比較的大きな
閾値電圧とを有する非線形素子を得ることができる。
第１図は本発明の一実施例の構造を示す断面図、第２図
（ａｌ 、 （ｂｌは本発明による非線形素子の構成を
示す等価回路図、第３図は一実施例の１Ｌ圧−電流特性
図、第４図は一実施例を用いた液晶ディスプレイの等価
回路図、第５図（ａｔ 、 （ｂｌおよび第６図は従来
の非線形素子の構成を示す等価回路図である。 １１・・・・・・ＭＩＳダイオード、２０・・・・・・
ガラス基板、２１．２２・・・・・・下部電極、２３・
・・・・・絶縁膜、２４・・・・・・ｉ型非晶質シリコ
ン膜、２５・・・・・・ｎ型非晶質シリコ７ｇ、２６・
・・・・・パ、シペーシッンＩＩ、２７・・・・・・上
部電極、４１・・・・・・信号線、４２・・・・・・デ
ータ線、４３・・・・・・液晶セル、４４・・・・・・
非線形素子。 ｉ１ 代理人 弁理士 内 原 日 ゛−一一 第２ 図 第 Ｉ 阿 事 ３ 回 軍 ４ 図
（ａｌ 、 （ｂｌは本発明による非線形素子の構成を
示す等価回路図、第３図は一実施例の１Ｌ圧−電流特性
図、第４図は一実施例を用いた液晶ディスプレイの等価
回路図、第５図（ａｔ 、 （ｂｌおよび第６図は従来
の非線形素子の構成を示す等価回路図である。 １１・・・・・・ＭＩＳダイオード、２０・・・・・・
ガラス基板、２１．２２・・・・・・下部電極、２３・
・・・・・絶縁膜、２４・・・・・・ｉ型非晶質シリコ
ン膜、２５・・・・・・ｎ型非晶質シリコ７ｇ、２６・
・・・・・パ、シペーシッンＩＩ、２７・・・・・・上
部電極、４１・・・・・・信号線、４２・・・・・・デ
ータ線、４３・・・・・・液晶セル、４４・・・・・・
非線形素子。 ｉ１ 代理人 弁理士 内 原 日 ゛−一一 第２ 図 第 Ｉ 阿 事 ３ 回 軍 ４ 図
Claims (1)
- 絶縁体基板上の隣接した位置に、同一の金属膜と該金
属膜上に順次積層された絶縁膜と非晶質シリコン膜とか
らなり同一形状にパターニング形成された２個のＭＩＳ
ダイオードを、直列に互いに逆方向に接続したことを特
徴とする非線形素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21388084A JPS6191970A (ja) | 1984-10-12 | 1984-10-12 | 非線形素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21388084A JPS6191970A (ja) | 1984-10-12 | 1984-10-12 | 非線形素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191970A true JPS6191970A (ja) | 1986-05-10 |
Family
ID=16646540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21388084A Pending JPS6191970A (ja) | 1984-10-12 | 1984-10-12 | 非線形素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514832A (en) * | 1994-10-31 | 1996-05-07 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
-
1984
- 1984-10-12 JP JP21388084A patent/JPS6191970A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514832A (en) * | 1994-10-31 | 1996-05-07 | International Business Machines Corporation | Microcavity structures, fabrication processes, and applications thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3402400B2 (ja) | 半導体集積回路の作製方法 | |
| CN101523610B (zh) | 薄膜晶体管及其制造方法以及显示装置 | |
| CN100488328C (zh) | 有机电致发光器件及其制造方法 | |
| US6600524B1 (en) | Active matrix type liquid crystal display apparatus with silicon oxide at different portions | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| JP3535307B2 (ja) | 半導体装置 | |
| US7008830B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JPH1020336A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| JPS62291063A (ja) | 薄膜トランジスタ | |
| JPH09506738A (ja) | 直接多層薄膜トランジスタの製造方法 | |
| CN105637637B (zh) | 半导体装置 | |
| WO2006126423A1 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置、並びに薄膜トランジスタ基板の製造方法 | |
| JPS6191970A (ja) | 非線形素子 | |
| TW556014B (en) | Active matrix type TFT elements array | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPS63129658A (ja) | 相補型電界効果トランジスタ | |
| JP3375814B2 (ja) | アクティブマトリクス表示装置 | |
| JP3297666B2 (ja) | アクティブマトリクス表示装置 | |
| JP3161668B2 (ja) | アクティブマトリクス表示装置 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPS61217087A (ja) | 液晶表示装置用非線形抵抗素子 | |
| JP2869548B2 (ja) | 薄膜トランジスタ回路 | |
| JPS6191968A (ja) | 非線形素子 | |
| JPS6366428B2 (ja) |