JPS619089A - 放送システムのための同期抽出プロセス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、全体的な同期を確実にするディジタル信号と
アナログ信号の時間多重化を用いるタイプの放送システ
ムに関する。それは、ラインブランキング期間にバース
トの形態で伝送されるアナログイメージ信号とディジタ
ル音声信号およびディジタルデータ信号の時間多重化を
伴なうテレビジョン放送システムにおいて特に重要な応
用である。

発明の背景 同期の抽出は、ビデオ信号が混成（たとえば、ＳＥＣＡ
Ｍ、ＰＡＬ、またはＮＴＳＣ＞であるとき、またライン
同＋１１１が各ブランキング期間（ラインとフレーム）
におかれるパルスによって与えられた輝度信号に禁止さ
れたレベルを用いるとぎには遭遇しない問題をこの場合
に実際に生じる。信号の確認はそのとぎ簡単である。

信号が純粋にディジタルであって、転送されるデータが
ミキシング（擬似ランダムシーケンスのモジュロ２加算
）ににって人工的に得られるかまたはイントリンシック
であり得る統計的な独立性を有するとぎに同期ら簡単で
ある。そして、遷移はクロックの検索のためおよび信号
の振幅とその平均値を評価するために実際に十分な数に
あり、そしてデータのデ：】−ディングスレッシコルド
（または、複数のスレッショルド）を調節して、その結
果同期パターンを検索する。

それはイメージ信号を含むベースバンド時間多重化の場
合と全く同じではない。イメージ信号は、その性質上冗
長であって可変の平均値を有するので、そのイヌ−２１
３号は統計的独立性をブレークし、もとの信号に関する
すべてのために１度選択。

された固定のスレッショルドの使用を禁止する。

その問題は、データ信号の極値レベルがアナログレベル
を越えない多重化のとぎに特に重大で、ディジタル信号
の検知が不可能となり、アナログ信号がディジタル信号
のクロック周波数においてかなりのパワーを持つ。この
後者の状況は゛、テレビジョン多重化が成分アナログ多
重化〈または、ＭＡＣ）を伴なうデュオバイナリコード
化さ４′ｌだデータ信号と関係するとぎに特に起こる。

ディジタル信号のバイナリエレメントの流速は１０．１
２５メガピツト／Ｓであって、時間圧縮されたアナログ
信号がなりのエネルギを有するスペクトルバンドに対応
する。

本発明によって意図される応用の分野は、”　Ｄ２−Ｍ
ＡＣ−ＰＡＱＵＥＳＴ”の名前で知られているシステム
に関する。同じベースバンド信号に、　　　　　　　お
いてデ“オバイナリ形態で１−ド化されｔ＝　ｉ　ｏ・
１２５メガビツト／ＳのＭＡＣタイプの信号とデータに
関係するこのシステムは、衛星放送のためにＥＢＵによ
って提案されたＣ−ＭＡＣ／ＰＡＣＫ　Ｅ　Ｔシステム
から導出される。しかし、Ｄ２−ＭＡＣ−ＰＡＣＫＥＴ
システムは、１２ＧＨｚの直接衛星テレビジョンに必要
なバンド幅Ｂ＝２７ＭＨｚを提供しない地上キャリアに
わたる放送にも適用する。特にそれは残留側波帯振幅変
調を用いる７または８　Ｍ　ｌ−１ｚチャンネルの放送
を可能にする。

発明の概要 本発明の目的は、上述のタイプの放送システムにおいで
同期の迅速な取得とその保持を達成することである。付
随的な目的は、かなり低周波の歪。

低周波のカットオフ、主周波数＜　５０　ｉ−＋　ｚま
たは６０Ｈｚ　＞の５ｉｎｅ３ｑ信号またはノイズの付
加、およびＤＣ電圧の重畳が存在しても、ディジタル信
号の復調を可能に覆ることである。

この目的のために、本発明は同期パターンを含むディジ
タル信号とアナログ信号の時間多重化を、エヶう□、ユ
ヶ、。、。□□ア。。ユゆ　　　　゛ア提供し、そのプ
ロ１２スにおいて、先立ってゲインＧで増幅された信号
であって適応されるべき低カットオフ周波数に適合する
時定数でデコーディングされるべき信号の極値が検知さ
れ、ゲインＧは多重化の繰返し期間より数桁大きい時定
数で極１０間のその減少関数として制御され、（極値の
デコーディングと決定の前に）クロック信号の検索、す
なわちコーディングの同期パターンの下流の識別まで極
値の和の減少関数であるＤＣ成分が増幅された信号に加
えられる。

一度この取１ｓ段階が達成されれば、極値間の差の関数
としてのコントールの代わりに白と黒のレベル間の差に
よるコントロールを用い、さらに極値の和の関数として
のコントロールの代わりに多重化における各ラインに含
まれるクランピング信号によるコントロールで置換える
ことによって同期が保持され得る。

明らかに、異なったコントロールは適当な時定数で行な
われなければならず、それは増幅された信号へ加えられ
る値とゲインを制御する信号の正確な生成に積分を導入
することによって得ることができる。

同期パターンを含むデュオバイナリコード化されたディ
ジタル信号と時間圧縮された輝度および色差のアナログ
信号との時間多重化を伴ない、ディジタル信号とアナロ
グ信号の振幅間の比率が８０％から１００％である６２
５ラインのテレビジョンシステムのための同期抽出への
応用において、ゲインを制御するために１００ｍ５から
１ｓの時定数が取得段階におい（用いることができ、信
号へ加えられるＤＣレベルをＭ密に生ずるために取得中
のラインの期間にほぼ等しい１〜５μｓの時定数が保持
期間において用いられ１ｑる。

本発明は上述のプロセスを実行する装置をも提供でる。

本発明は非限定的な例によって与えられる特定の実施例
の双手の説明を読むことによってさらに理解されよう。

実施例の詳細な説明 本発明は走査線に関して第１図に示された種類の信号の
形態を用いるテレビジョンシステムへの応用において説
明される。その信号のａからｈの連続的なインターバル
は次のように指定される。

ａ　：　開始ビット、７ビツトライン同期ワード。

そして正確に言えば音声情報、サービス、およびテキス
トのチャンネルを含み得る約１００データビツトによっ
て占有されるデータ期間（１０，１２５メガビツト／Ｓ
の瞬間的流速ぐ送られる１０６ビツト）。そのデータは
デュオバイナリコード化され、すなわち禁じられた遷移
を有する３つのレベルのコードにあり、それらのアイ（
ｅｙｅ）のダイヤグラムが第２図に示されている。デュ
オバイナリ信号のく受信器内に設けられる高周波復調器
の出力における）ベースバンドへのデコーディングは単
に回路３０によって行なわれ、回路３０は２つのコンパ
レータ３２と゛排他的ＯＲ”ゲート３４を含む第３図に
示されたものでよい。

ｂ＝　データ信号とクランピング期間の間の遷Ａ　　　
　　　　移。

Ｃ：　整列レベルを与えるクランピング期間。

ｓｃｌ：　　イメージ暗号化またはイメージスクランプ
リング。

ｄ　：　色差（３５４クロック期間）。

ａ：　　Ｗｓ度（３０７クロツク期間）。

ＳＣ２：　　イメージ暗号化またはイメージスクランプ
リング。

ｈ：　イメージ信号とデータ信号間の遷移。

ライン全体は１２９６クロツク期間に相当する。

さらに、各フレーｌ＼は、６２４１Ｉ目のラインの間に
発せられた、すなわちフレームのレベルにおける基準レ
ベルを含む。それらのレベルは黒と白のレベルである。

また、各フレームは６２５番目のラインの間にライン同
期ワードよりはるかに長いフレーム同期ワード（７ビツ
トでなくて６４ビツト〉を含み、最初の識別における同
期の確認の特に絶対的な確実性を保証する。

この構成はＣ−ＭＡＣ／ＰＡＣＫＥＴシステムと同様で
あり、その説明は文献”　３　ｙｓｔｅｍ　Ｃ−ＭＡＣ
／ＰＡＱＵＥＴＳ　　ｐｏｕｒ　ｌａ　ｔｅｌｅｖｉｓ
ｉｏｎ　ｄｉｒｅ　　　　　　　。

。ｔｅ　ｐａｒ　５ａｔｅｌｌｉｔ。”　（Ｒｅｖｕｅ
　ｄｅ　１　’　Ｕ、　Ｅ、　　　　　ｆＲ，−Ｔｅｃ
ｈｎｉｑｕｃ　　ｎ　’　２２０　　Ａｕｇｕｓｔ　１
９Ｂ３）に見られる。

イメージ信号の振幅の８０％から１００％の間のデータ
信号の振幅では、振幅とその平均値を評価しかつ検知ス
レッショルドを調整し、すなわちそれらの信号に関して
調整するためにデータ信号の差分をとることは不可能で
ある。なお、この調整は、スレッショルドを調整するこ
とによって、または受取られた信号の振幅とそれに加え
られるオフセット電圧を、調節することによってむされ
得ることを注目すべきである。通常それは第２の解決法
が選択され、以後それがここで考慮される。

困難を克服するために、本発明の７０ヒスは２つの連続
的な段階を用い、それはＩＩＩ！得段階および保持段階
と称される。

ＬＬＪＬＬの間、信号全体からデータ信号の振幅と平均
値を評価することが必要であり、それはデコーディング
スレッショルド（または、デュオバイナリコーディング
の場合で、２つのデコーディングスレッショルドが必要
とされるときには複数のスレッショルド）の位置が信号
に関して概略調整されることを可能にする。この調整は
、信号の振幅を補正して、固定されたデコーディングス
レッショルドＳ１と３２（第３図）に関してそれを概略
位置決めするためにシフト電圧を加えることによって行
なわれる。次に、クロック信号が検索され得て、そして
同期パターンが抽出される。

取得段階の終わりにおいて、時間ベースが用いることが
でき、そしＣ保持段階の間に、信号はラインあたり１回
伝送される基準レベル（クランピングレベル）から整列
され得て、イの振幅は各フレームにおいて伝送された黒
と白のレベルによって調節され得る。したがって、保持
段階の間に信号の精密な調節が行なわれる。

第４図に示された装置は上述の機能が行なわれることを
可能にηる。その装置は、存在し得るＤＣ成分を抑制す
るために与えられたキャパシタ２０を介して信号を受取
る。そのキャパシタには高入力インピーダンスのバッフ
ァ増幅器２２が続き、その次に信号の振幅が通常±６　
ｄＢの範囲内で調節されることを可能にする可変ゲイン
Ｇの増幅器２４が続く。ビデＡ増幅器２７に接続されて
いる加算器２６が増幅器２４に続き、補正電圧が増幅器
２４の信号と並列に置かれることを可能にする。

増幅器２７は数個のチャンネルへ供給する。その１つは
ビデオ出力２８によって形成されている。

第２のチャンネルはサンプルされたデータを供給する回
路によって形成されている。それはスレッショルドＳ１
と８２を有する２つのコンパレータ３２およびそれに続
く排他的ＯＲゲート３４から形成されるデコーダ３０を
含む。このデコーダは後で述べられるクロック検索とデ
ータサンプリングの成分を供給する。信号を調節して整
列させるためのチャンネルは正のピーク検知器３６と負
のピーク検知器３８を並列に含む。検知器３６は第５図
に示されているように形成され得る。この検知器３６は
ノイズの一部を除去してデータ信号の過剰の撮動を抑制
するために１００ｎｓのオーダの時定数を有する入力Ｒ
Ｃフィルタを含む。この時“　　　　　　　定数は、”
　１　ｓ　”の連続に対応するデコオバイナリコード化
されたデータの最大信号レベル（すなわら、正のピーク
）にピーク検知器３６が到達するように選択される。そ
れは演算増幅器３９を含み、その正の入力はＲＣ回路の
出力に接続されている。この演算増幅器にはトランジス
タ４０と整流器４２が続（。整流器４２の下流は演鐸増
幅器３９の反転入力へループ化されている。ストレージ
キャパシタ４４はピーク値をストアする。それは充電時
定数が３ｍｓのオーダであるような埴を有している。こ
の選択は妥協の結果である。すなりち、より小ざな時定
数の場合のように、取得段階の間にスレッショルドの精
度を減することなく５０Ｈ２のオーダの周波数までカッ
トが適用されることを可能にする。

角のピーク検知器３８は検知器３６と同一の正のピーク
検知器３６ａを含んでおり、それはインバータ４６に続
く。

ピーク検知器３６と３８は２つの回路に供給し、その１
つは和を出力して他方はそれらの信号の極値の差を出力
する。その各々は、第４図に示され　　　　　　千でい
るように、演ｎ増幅器４８または適切にルーフ化された
演算増幅器５０によって形成され得る。

差ｃ４−ｃ−は出力信号の振幅を与え、和Ｃ＋＋Ｃ−は
ラインの基準レベルの評価を与える。

ＭＯ８技術によって形成され１′３るスイッチ５２のバ
ッテリは、取ｊＩＩ段階の間に第４図の実線で示された
接続を与える。スイッチ５２のこの状態において、信号
ｃ”−ｃ−の差は積分器として接続されている演算増幅
器５４の１つの入力へ供給され、それは基準電圧（たと
えば、＋１Ｖ）と比較される。積分器５４の出力は可変
ゲイン増幅器２４のゲインＧを制御する。そのように形
成された増幅器２４の制御ループの時定数は、求められ
る応答速度に依存して１００１３から１ｓの間で選択さ
れ得る。通常は約６００１１３ｆ）値が適当であろう。

図解された実施例において、信号の和ｔａ積分器として
接続されている第２のｔｊｔ４ｉ増幅器５６へ供給され
、その積分器は加郷器２６内の信号へ加えられるべきレ
ベルを供給する。ＲＣ積分ネットワークの抵抗５８は、
積分時定数がラインの持続時間、すなわち６４μｓにほ
ぼ等しい持続ＦＲ間を有するように選択される。以後に
わかるであろうように、この値は最適値である。なぜな
らば、それはエラー信号がライン内でキャンセルされる
ことを可能にするからである。より一般的には、もし時
定数の異なった値τが採用されるならば、供給されるエ
ラー信号は法則１−．６４／τの等比数列に従うぐあろ
う。この式は３２　Ｉｔ　ｓ以下の値が採用し得ないこ
とを示す。なぜならば、エラー信号の値のシリーズの発
散が存在するであろうからである。

増幅器２７はさらに、白の基準Ｂと黒の基準Ｎを供給す
るように意図されたサンプラ（サンプリングする回路）
６０と６２によって形成される２つのチャンネルに供給
する。これらのサンプラ（そのｌｌｌ１ＩＩは後Ｃ述べ
られる）は短い持続期間のストレージエレメントを介し
て減算器（図示されていないがそれは減！Ｓ器４８と同
様であり得る）に供給し、その８＠算器の出力は保持段
階（第４図の破線で示された接続）の間に積分器５４と
の接続のためにスイッチへ接続される。

Ｒ後に、増幅器２７は保持段階における積分器５６との
接続のためにクランピングレベルサンプラ６４を介して
スイッチｌ−供給する。抵抗５８と置換わる積分抵抗６
６は、通常は１〜５μｓの比較的短い時定数を積分器５
６へ与えるように選択される。

デコーダ３０はクロック検索とサンプルされたディジタ
ルデータの供給との両方を確実にする回路に接続されて
いる。そのために、それはサンプラ６８を有する第１の
ブランチを含み、そのサンプラの出力は同期の取得が達
成されたときにナンプルされたデータを供給する。サン
プラの出力はフレーム同期パターンを回復さぼる相関器
７０へも接続されている。このパターンの長さによって
、単一の識別で十分である（一方、ライン同期パターン
の場合、取得は数回の連続的゛な識別の後に達成される
と考えられる）。最後に、相関器の出力はサービス信号
、より具体的にはスイッチング命に 令を抽出するための時間ベース７２へ供給される。

時間ベース７２はクロック検索回路７６のゲート７４の
能動化入力へ接続されており、そしてそれは（保持条件
が得られたときに）サンプラ６８と時間ベース７２を制
御する。

第４図の回路の動作は以下のようである。

取得段階の初めにおいて、スイッチ５２は時間ベース７
２によって実線で示された状態に置かれる。クロック７
６はディジタルサンプルの到着時間と位相関係のない自
由なオシレータとし、て動作する。

各ラインにおいで、ピーク検知器３６と３６８はデータ
信号の極値を供給する。それらの極値間の差は、信号を
概略整列させるゲインＧと和を調節するために用いられ
る。この調節が達成されたとき、３０によるデコーディ
ングは相関器がフレーム同期を識別することを可能にし
、または数回の連続的な確認の従来の方法によってライ
ン同期を識別する。この確認は時間ベース７２がセット
されることを可能にし、次にそれはディジタル信号の到
達期間以外のＩ」鎖ゲート７４によってクロ　　　　　
　ＩＦツク７６の検索装置をロックする。

信号がスレッショルドＳ１と８２に関して概略位置決め
されかつ同期が検索されたとき、時間ベース７２はスイ
ッチ５２のスイッチングを制御する。そのために、通常
は約５００ｎ３のスイッチング時間を有するＭＯＳスイ
ッチが用いられ得る。

この段階において、３６と３８のコン］・ロールに詣か
れた積分器は本質的な役割を働く。なぎならば、それら
の積分器はレベルを維持して、取得段階において達成さ
れた予備的な位置決めのロスを防ぐからである。この瞬
間から、時間ベース７２からの信号は白と黒のレベルを
供給するナンプラ６０と６２を制御し、それらのレベル
の差はＣ＋−〇−に゛よる制御におけるような同じ時定
数で増幅器２４のゲインＧを制御する。加締器２６へ供
給される整列電圧は期間Ｃ（第１図）におけるサンプラ
６４の閉鎖の間のクランピングレベルサンプリングによ
って調節される。サンプリング期間は短くて約７０’Ｏ
ｎＳであり、高速スイツチン；−グサンプラ６４の使′
用を必要とする。Ｃ■゛Ｔ　ＡＬＣＬ置か゛らのモデル
■のような５Ｑｎｓ以下のスイッチング時間を右する２
極ハイブリツドスイツチが用いられ得る。

低周波カットオフの場合における回路の動作の例が第６
図に示されており、それは１つのフレームから次のフレ
ームへ長い持続時間の灰色へ移る良い持続時間の黒のイ
メージ信号の場合に対応する。第１のラインは低周波数
の突然のカットオ゛フによって劣化され１．：信号の形
態を示す。下の部分の曲線７８，８０；および８２はそ
れぞれ正のピーク、平均、および負のピークの値を示し
、加輝器２６へ与えられるレベルの修正による漸進的な
再整列゛を示す、平均値８０はライ□ジ持続期間の間に
ほとんど変化せず、修正はデ゛−タバーストの初めに゛
おいて起こることがわかる。

もしε。’７５（順番ｎのラインの間のエラー信号で、
ε叶１が次のラインにおけるエラー信号”で、τが積分
器５６の時定数（μＳ）であ′る゛とすれば、ε、１−
ε。−ε。″（６″４／τ） であり、これは最適値゛τ＝６４μｓを示す。

アナログレベルの変動による差がこうしてラインにおい
て適応されることがわかる。

本発明の構成の変形が明らかに、可能である。特に、加
算器２６へ供給される電圧は加絆器における平均値（極
値の和の半分）を表わす電圧を差し引くことによってオ
ーブンループによって制御され得る。そして、その回路
は第７図に示されＩＣものである。しかし、この構造は
保持段階にお１ノるピーク検知器のスイッチングオフを
複雑にする。

令達べられた装置は受信フィルタにおいて信号が中心合
わせされ得るという付加的な長所を有し、そのフィルタ
は信号が周波数変調されているときにその復調を可能に
するＩこめに必要である。

そのために、それはキャパシタ２０を備えた入力段を省
略するのに十分であって１．信号のＤＣ成分の通過を許
すとともに周波数弁別器が増幅器２４へ直接接続される
ことを可能にする。加算器２６へ供給される補正電圧は
次に受信フィルタに関する変調された信号の中心ずれの
評価を与える。

受信フィルタの中央と周波数弁別器のゼロの間にシフト
が存在しない範囲゛まで、この電圧は自動的周波数制御
回路（八ＦＣ＞のためのコントロールとして用いられ費
る。この後者は、２つの並列な調節ループの存在によっ
て低周波数振動が起こらないように十分に長い時定数を
有することのみが必要である。へＦＧ回路は同期が確認
されるや否や６４によって自動的にサンプルされる。

【図面の簡単な説明】

第１図はいわゆる″’Ｄ２−ＭＡＣ−ＰΔＣＫＥＴ″″
システムの６４μｓテレビジヨンラインの構造を示す。 第２図は第１図の信号のアイの図である。 第３図はデ」オバイナリデコーダの図である。 第４図は同期抽出装置の可能な＠造を示すブロック図で
ある。 第５図は第４図の装置において用いることができるピー
ク検知器の可能な構造を示づ図である。 第６図は低周波ブレークの存在におけるピーク検知器と
装置の相η作用のモートを示ず図である。 □７ヨ：よ、い、）−お。。０□７０、あ　　　　゛・
する。 図において、２０はキャパシタ、２２はバッファ増幅器
、２４は可変ゲイン増幅器、２６は加算器、２７はビデ
Ａ増幅器、２８はビデＡ出力、３０はデコーダ、３２は
コンパレータ、３４は排他的ＯＲゲート、３６は正のピ
ーク検知器、３８は負のピーク検知器、３９は演算増幅
器、４０はトランジスタ、４２は整流器、４４はストレ
ージキャパシタ、４６はインバータ、４８と５０は演算
増幅器、５２はスイッチ、５４と５６は演算増幅器、５
８は抵抗、６０．６２．および６４はサンプラ、６６は
抵抗、６８はサンプラ、７０は相関器、７２は時間ベー
ス、７４はゲート、７６はクロック検索回路を表わす。

Claims (8)

【特許請求の範囲】
1. （１）同期パターンを含むディジタル信号とアナログ信
   号の時分割多重化を伴なう放送システムのための同期抽
   出プロセスであって、前記プロセスは 先にゲインＧで増幅された信号であって適応されるべき
   低カットオフ周波数に適合する時定数でデコーディング
   されるべき信号の極値を検知するステップと、 極値間の差に応答してゲインＧを制御するステップを含
   み、前記差の増大のときに多重化サイクルの期間より数
   桁大きな時定数でゲインを減少させ、 前記プロセスはさらに、クロック信号の検索すなわちデ
   コーディングの同期パターンの下流の識別まで極値の和
   の減少関数である増幅された信号へＤＣ成分を加えるス
   テップと、前記極値をデコードして決定するステップと
   を含むことを特徴とする放送システムのための同期抽出
   プロセス。
2. （２）同期信号の識別の後に、極値間の差の関数として
   のコントロールの代わりに白と黒のレベル間の差による
   コントロールで置換え、かつ極値の関数としてのコント
   ロールの代わりに多重化における各ラインに含まれるク
   ランピング信号によるコントロールで置換えることによ
   って同期を保持するステップを含むことを特徴とする特
   許請求の範囲第１項記載のプロセス。
3. （３）デュオバイナリコード化されたディジタル信号の
   時間多重化を伴ないかつラインごとの同期パターンと時
   間圧縮された輝度および色差のアナログ信号を含み、デ
   ィジタル信号とアナログ信号の振幅間の比率が８０％か
   ら１００％であって２０．２５ＭＨｚのクロック周波数
   を有する６２５ラインのテレビジョンシステムのための
   プロセスであって、 時定数は、信号に加えられるＤＣレベルを生じるために
   １ライン期間にほぼ等しい時定数とゲインを制御するた
   めに、１００ｍｓから１ｓの第１の段階の間に用いられ
   ることを特徴とする特許請求の範囲第１項記載のプロセ
   ス。
4. （４）同期の保持の間に、信号に加えられるＤＣレベル
   を精度良く生じるために１〜５μｓの時定数が用いられ
   ることを特徴とする特許請求の範囲第３項記載のプロセ
   ス。
5. （５）ディジタル信号とアナログ信号の時間多重化を伴
   なう放送システムのための同期抽出装置であって、前記
   同期抽出装置は信号の経路に沿って連続的に、 可変ゲイン（Ｇ）を有する増幅器と、 増幅された信号へ調節可能なＤＣレベルを加えるための
   加算回路と、 加算回路からの信号の極値を検知するための手段と、 前記極値間の差の関数としてゲイン（Ｇ）を制御するた
   めの手段と、 極値の和の関数としてＤＣレベルを調節するための手段
   と、 加算回路からの信号をデコードしてクロック信号と同期
   パターンを検索するための手段とを備えたことを特徴と
   する放送システムのための同期抽出装置。
6. （６）前記装置はテレビジョン放送システムのための装
   置であって、 同期パターンの検索に応答して、黒と白のレベル間の差
   に応答するゲイン（Ｇ）を制御しかつ信号のクランピン
   グレベルの関数としてＤＣレベルを調節するためのスイ
   ッチング手段を備えたことを特徴とする特許請求の範囲
   第５項記載の装置。
7. （７）ラインごとの同期パターンと時間圧縮された輝度
   および色差のアナログ信号を含むデュオバイナリコード
   化されたディジタル信号の時間多重化を伴ない、ディジ
   タル信号とアナログ信号の振幅間の比率が８０％から１
   ００％の間にあり、２０．２５ＭＨｚのクロック周波数
   を有する６２５ラインのテレビジョンシステムのための
   装置であって、 クランピングレベルによるコントロールの間に極値レベ
   ルの和によるコントロールの間のラインの期間と同じオ
   ーダの１〜５μｓの時定数を与えるためにコントロール
   手段が設けられていることを特徴とする特許請求の範囲
   第６項記載の装置。
8. （８）クランピングレベルは１０ｎｓのオーダのスイッ
   チング時間を有するサンプリング手段によって与えられ
   ることを特徴とする特許請求の範囲第７項記載の装置。