JPS6190488A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPS6190488A
JPS6190488A JP21304884A JP21304884A JPS6190488A JP S6190488 A JPS6190488 A JP S6190488A JP 21304884 A JP21304884 A JP 21304884A JP 21304884 A JP21304884 A JP 21304884A JP S6190488 A JPS6190488 A JP S6190488A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
layer
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21304884A
Other languages
English (en)
Other versions
JPH0770778B2 (ja
Inventor
Yasuhiro Sakamoto
安広 坂本
Masaaki Ayabe
綾部 正昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59213048A priority Critical patent/JPH0770778B2/ja
Publication of JPS6190488A publication Critical patent/JPS6190488A/ja
Publication of JPH0770778B2 publication Critical patent/JPH0770778B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置とその製造方法に関し、特に半導体
チップを基板上にマウントするにあたって予め行なう位
置合せを厳密に行わなくても加熱処理によりポンディン
グする過程で自然に正確な位置合せが行われるようにす
ることのできる新規な半導体装置とその製造方法を提供
しようとするものである。
従来技術 半導体レーザとしてレーザ出力をモニターするための受
光素子を備えたものがあり、このような半導体レーザに
よれば受光素子にょるレーザ出力の検出結果に基づいて
半導体レーザの駆動電流をコントロールすることにより
そのレーザ出力を温度変化等に影響されることなく一定
になるように制御することが可能になる。そして、この
ようなモニター用受光素子付き半導体レーザとして半導
体基板の表面部にPIN型のフォトダイオードを形成し
、その一端部表面に半導体レーザチップをポンディング
し、半導体レーザチップの活性領域から後側へ出力され
るレーザ光の一部をフォトダイオードにおいて検知する
ようにしたものがある。
考案が解決しようとする問題点 このような半導体レーザにおいては半導体レーザチップ
を正確に位置決めしてポンディングすることが不可欠で
ある。特に、半導体レーザチップのレーザ光出射端面と
半導体ペレットの端面との位置関係にずれが生じると光
学的特性に変化が生じる等の問題が起きる。この点特に
Y方向におけるずれについて第5図(A)、(B)に従
って具体的に説明すると次のとおりである。先ず、同図
(A)に示すように半導体基板aI7)端面しよりも半
導体レーザチップCのレーザ光出射端面dの方が内側に
ずれている場合にはそのレーザ光出射端面dから出射さ
れたレーザ光の一部(即ち、斜め下向きに出射された光
)が半導体ペレットaの表面にて反射される。その結果
、垂直方向における光度分布がいびつになる。即ち、半
導体ペレットaの端面すと半導体レーザチップCのレー
ザ光出射端面dとが均一で半導体ペレットaの表面(具
体的にはペレットaの端面すと半導体レーザチップCの
端面dとの間の部分)でレーザ光が反射されるという現
像が生じない場合には垂直方向における光度分布曲線は
きれいな線対称性を有する共振曲線(共振回路の周波数
・電流特性曲線)のようになるが、上述したような反射
があると共振曲線をいびつにした形状になり、半導体レ
ーザチップCのレーザ光出射部の延長線を中心に上下対
称な形状ではなくなる。具体的には、その延長線よりも
上側がより高い光度になり、下側がより低い光度になる
ようないびつさが生じる。このいびつさは半導体ペレッ
)aの端面すと半導体レーザチップCのレーザ光出射端
面dとのずれが大きい程激しくなる。
又、逆に、第5図(B)に示すように半導体レーザチッ
プCが半導体ペレットaから食み出た場合には半導体レ
ーザチップCの半導体ペレットaに対するポンディング
の状態が良好でなくなる可能性があり、又、放熱性も悪
くなる。
従って、半導体レーザチップのレーザ光出射端面と半導
体ペレ−/ )の端面とが正確に所謂面一になるように
する必要がある。又、X方向(レーザ光の出射方向と直
角な方向)、θ方向(回転方向〕における位置決めも重
要である。特にθ方向における位置ずれはレーザ光の出
射方向の狂いに堅がる。従って、ポンディング位置の位
置決め精度の高いことが要求されるが従来においてポン
ディング位置決め精度を高くすることは難しかった。
しかして、本発明は基板半導体レーザチップ等の半導体
チップを簡単且つ正確に位置決めしてポンディングする
ことができるようにしようとするものである。
問題点を解決するための手段 上記問題点を解決するため本発明半導体装置は、半導体
チップを基板にマウントしてなる半導体装置において、
上記半導体チップのマウント面と上記基板上のマウント
面とに同一形状で互いに整合する良熱伝導性材層を有し
、その良熱伝導性材層のうちの少なくとも一方の層が接
着材から成ることを特徴とするものである。
又、上記問題点を解決するため本発明半導体装置の製造
方法は、半導体チップを基板にマウントする半導体装置
の製造方法において、上記半導体チップのマウント面と
上記基板上のマウント面のうち少なくとも一方に接着剤
からなる良熱伝導性材層を形成し、他方のマウント面に
上記良熱伝導性材層と形状が同一で整合し得る良熱伝導
性材層を形成し、上記基板のマウント面上にその良熱伝
導性材層と半導体チップの良熱伝導性材層とが略整合す
るように半導体チップを位置させ、その状態で加熱して
上記良熱伝導性材層の少なくとも一方の層を溶解させる
ことによって上記各良熱伝導性材層どうしが互いに接続
されるようにして半導体チップの上記基板に対する位置
合せを行なうことを特徴とするものである。
作用 しかして、本発明によれば、半導体チップを7.ti板
上にマウントするにあたって予め行う位置合せを厳格に
行わなくても半導体チップ及び基板に形成された良熱伝
導性材層の少なくとも一方が加熱により溶解して2つの
良熱伝導性材層どうしが互いに接続される過程でその溶
解した層を構成する良熱伝導性材の表面張力によって基
板の良熱伝導性材層と半導体チップの良熱伝導性材層と
が互いに整合されるので半導体チップが基板に対して自
動的に正確に位置合せされる。
実施例 以下に1本発明を添附図面に示した実施例に従って詳細
に説明する。
第1図乃至第3図は本発明を半導体レーザに適用した実
施例を説明するためのものであり、第1図は半導体レー
ザの全体を示す斜視図、第2図は半導体レーザのレーザ
ダイオードチップマウント部を拡大して示す断面図、第
3図(A)はチップボンディング前におけるレーザダイ
オードチップの底面図、同図(B)は同じく半導体基板
の平面図、同図(C)は同じく半導体基板及びレーザダ
イオードチップの断面図である。
図面において、■はN中型半導体基板で、その表面部に
はモニター用フォトダイオード2が形成され、更にその
一端部表面上にレーザダイオードチップマウント部3が
設けられている。4は上記フォトダイオード2を構成す
るN−型半導体領域で、半導体基板1の表面部に不純物
を選択的に拡散することにより形成されている。5はフ
ォトダイオード2を構成するP中型半導体領域で、半導
体領域4に表面部に不純物を選択的に拡散することによ
り形成されている。この半導体領域5、上記半導体領域
4及び基板lによってモニター光検出用のフォトダイオ
ード2が構成される。
半導体基板1のレーザダイオードチップマウント領域3
上には半田の漏れ性の良い金属例えば金・ニッケル(A
u/Ni)あるいは銅(Cu)等からなる金属層6が形
成され、更に該金属層6上に錫(S n)からなる半田
層7が形成されている。該半田層7及び金属層6が第3
図(B) 4こ示すような若干複雑な平面形状を有して
いる。
8はレーザダイオードチップで、裏面、即ち、活性層9
と近い方の主表面には例えば金・ニッケル(Au/Ni
)、あるいは銅(Cu)等からなる金属層lOが形成さ
れ、更に該金属層10上に錫(S u)からなる半田層
11が形成されており、該半田層11及び金属層lOは
第3図(A)に示すような形状を有している。この形状
は第3図(B)に示した金属層6及び半田層7の形状と
互いに重なり合う同一の形状を有している。そして、レ
ーザダイオードチップ8は半導体基板lのレーザダイオ
ードチップマウント領域3上に対して半田層11が半田
層7と互いに溶融により一体化された状態でチップポン
ディングされており、そして、そのようにチップポンデ
ィングされることによってレーザダイオードチップ8が
半導体基板1に対して位置決めされる。
この第1図乃至第3図に示すような半導体レーザは、レ
ーザダイオードチップ8を半導体基板1にチップポンデ
ィングするための位置合わせ[第3図(C)参照]をさ
ほど厳密に行わなくても、換言すれば多少の位置ずれが
あったとしても加熱して半田層11.7を溶融したとき
溶融した半田の表面張力によって半田層11と半田層7
とが互いに整合するようにレーザダイオードチップ8の
・位置が自動的に修正される。従って、チップポンディ
ングにあったて予め行うレーザダイオードチップ8の位
置合わせを厳密に行わなくてもレーザダイオードチップ
8が正確に位置合わせされた状態でチップポンディング
されるようにすることができる。
上記した半田層11及び7はフォトエツチングにより第
3図(A)及び(B)に示すような形状にパターニング
した金属層lO及び6の表面に半田ディツプすることに
より形成される。しかし、レーザダイオードチップ8の
裏面及び半導体基板lの表面に金属層10及び6を形成
することなく直接に半田基若することにより半田層11
.7を第3図(A)、(B)に示すような形状にしても
良い、このようにすれば、パターニングした金属層10
及び6の表面に半田ディツプすることにより半田層11
.7を形成する場合に比較して整合後のパターンずれが
起りやすくなるという可能性を有しているが、金属層6
、工0を形成する必要がないので製造コストの低減を図
るうえで好ましい、又、互いに接続される層を両方とも
半田層にするのではなく、一方の半田層にし、他方を半
田の儒れの良い金属層にするようにしても良い、具体的
には、半導体基板1のレーザダイオ−ラドマウント領域
3には金属層(例えばAu/N1)6及び半田層(例え
ば5n)7を形成し一方、レーザダイオードチップ8に
は金属層(例えばAu/N1)10のみを形成し、該金
属層10表面には特に半田層を形成しないような態様で
も本発明を実施することができる。又、金属層6.1o
は半田等がなじむ性質を有するものでれば材料は上記例
のものに限定されない0例えば金(Au)に代えて銀(
Ag)をベースにした金属層を構成するようにしても良
い、又、本実施例においては接着剤として半田を用いて
いるが、加熱して溶融する性質を有していれば半田でな
ければならないことはない、但し、放熱性が良好なうえ
導電性を有していることが好ましい。
尚、金属層10、半田層11及び金属R6,半田層7の
形状は互いに同じで整合することのできる形状であれば
第3図(A)、(B)に示すような形状でなければなら
ないということはなく、例えば第4図(A)、(B)、
(C)に示すように各種の形状が考えられる。しかし、
接合面積が狭くなると放熱効果が弱くなるので、接合面
績が徒らに狭くなるような形状にすることは避けること
が望ましい。
発明の効果 以上に述べたように、発明によれば、半導体チップを基
板上にマウントするにあたって予め行う位置合せを厳格
に行わなくても半導体チップ及び基板に形成された良熱
伝導性材層の少なくとも一方(接着剤からなる層)が゛
加熱されて溶解する過程でその層を構成する良熱伝導性
材の表面張力によって基板の良熱伝導性材層と半導体チ
ップの良熱伝導性材層とが互いに整合するので半導体チ
ップが基板に対して自動的に正確に位置合せされる。従
って、チップポンディングに先立って行う位置合せを厳
格に行う必要がなくなる。そして、本発明を例えば半導
体レーザに適用した場合にはチップポンディングに先立
って行う位置合せを厳格に行わなくてもレーザダイオー
ドチップのx、Y、θ方向における位置ずれのない半導
体レーザを得ることができ、第5図に示したような問題
を確実に防止することができる。
【図面の簡単な説明】
第1図、第2図及び第3図(A)乃至(C)は本発明の
実施の一例を説明するためのもので、第1図は半導体レ
ーザの斜視図、第2図は半導体レーザの断面図、第3図
(A)はチップポンディング前における半導体チップの
底面図、同図(B)は同じく半導体基板の平面図、同図
(C)は同じく半導体基板及び半導体チップの断面図、
第4図(A)乃至(C)は良熱伝導性材の各別の平面形
状例を示す半導体チップの底面図、第5図(A)、(B
)は従来技術の問題点を示す半導体レーザの断面図であ
る。 符号の説明 l・・・基板 7e−Φ良熱伝導性材層。 8・・・半導体チップ、 l°1@嗜・良熱伝導性材層 第1図 第2図 第3図 (,4) CB) ぎ (C)

Claims (2)

    【特許請求の範囲】
  1. (1)半導体チップを基板にマウントしてなる半導体装
    置において、上記半導体チップのマウント面と上記基板
    上のマウント面とに同一形状で互いに整合する良熱伝導
    性材層を有し、その良熱伝導性材層のうちの少なくとも
    一方の層が接着材から成ることを特徴とする半導体装置
  2. (2)半導体チップを基板にマウントする半導体装置の
    製造方法において、上記半導体チップのマウント面と上
    記基板上のマウント面のうち少なくとも一方に接着剤か
    らなる良熱伝導性材層を形成し、他方のマウント面に上
    記良熱伝導性材層と形状が同一で整合し得る良熱伝導性
    材層を形成し、上記基板のマウント面上にその良熱伝導
    性材層と半導体チップの良熱伝導性材層とが略整合する
    ように半導体チップを位置させ、その状態で加熱して上
    記良熱伝導性材層の少なくとも一方の層を溶解させるこ
    とによって上記各良熱伝導性材層どうしが互いに接続さ
    れるようにして半導体チップの上記基板に対する位置合
    せを行なうことを特徴とする半導体装置の製造方法
JP59213048A 1984-10-09 1984-10-09 半導体装置とその製造方法 Expired - Fee Related JPH0770778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59213048A JPH0770778B2 (ja) 1984-10-09 1984-10-09 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59213048A JPH0770778B2 (ja) 1984-10-09 1984-10-09 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPS6190488A true JPS6190488A (ja) 1986-05-08
JPH0770778B2 JPH0770778B2 (ja) 1995-07-31

Family

ID=16632657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59213048A Expired - Fee Related JPH0770778B2 (ja) 1984-10-09 1984-10-09 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0770778B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712158A3 (en) * 1994-11-11 1997-03-26 Seiko Epson Corp Semiconductor component cast in resin with cooling part and method for its production
JP2001237481A (ja) * 2000-02-24 2001-08-31 Citizen Electronics Co Ltd レーザダイオード用マウント構造及びその実装方法
JP2006053473A (ja) * 2004-08-16 2006-02-23 Sony Corp 光導波モジュール及びその実装構造
JP2013115240A (ja) * 2011-11-29 2013-06-10 Nichia Chem Ind Ltd レーザ装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167038A (ja) * 1983-03-14 1984-09-20 Hitachi Ltd 光半導体素子用サブマウントの構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167038A (ja) * 1983-03-14 1984-09-20 Hitachi Ltd 光半導体素子用サブマウントの構造

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0712158A3 (en) * 1994-11-11 1997-03-26 Seiko Epson Corp Semiconductor component cast in resin with cooling part and method for its production
JP2001237481A (ja) * 2000-02-24 2001-08-31 Citizen Electronics Co Ltd レーザダイオード用マウント構造及びその実装方法
JP2006053473A (ja) * 2004-08-16 2006-02-23 Sony Corp 光導波モジュール及びその実装構造
JP2013115240A (ja) * 2011-11-29 2013-06-10 Nichia Chem Ind Ltd レーザ装置

Also Published As

Publication number Publication date
JPH0770778B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
US9978915B2 (en) Manufacturing method of a flip-chip light emitting diode package module
US5719442A (en) Resin sealing type semiconductor device
JP2007201420A (ja) 半導体発光装置、半導体発光素子、および半導体発光装置の製造方法
EP0490125B1 (en) Method of mounting semiconductor elements
JPH10319280A (ja) 光モジュール及びその製造方法
KR950014122B1 (ko) 테이프캐리어패키지 및 고주파가열연납접합장치
JP2004012803A (ja) 光伝送用プリント板ユニット及び実装方法
JPH06340118A (ja) 画像装置及びその製造方法
JP4632426B2 (ja) 発光ダイオード組立体の組立方法および発光ダイオード組立体
JPS6190488A (ja) 半導体装置とその製造方法
JPH0760906B2 (ja) 光素子用パツケ−ジ
JP2002223002A (ja) パッケージ成形体と発光装置
KR102342724B1 (ko) 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
JP3913138B2 (ja) 半導体チップを使用した半導体装置
KR100226716B1 (ko) 반도체 부품 및 그 제조방법
KR102036343B1 (ko) 광소자용 기판, 광소자 패키지, 광소자용 기판의 제조방법 및 광소자 패키지의 제조방법
JPH09148623A (ja) 光受発光素子の実装方法
JP4168500B2 (ja) 半導体装置およびその実装方法
JP2851776B2 (ja) 画像装置
KR940006086B1 (ko) 주파수발생센서의 리드프레임 접합방법
JPH0964596A (ja) 電気部品を備えた回路基板及びその製造方法
JPS6316628A (ja) 半導体装置
JPH05251827A (ja) 光半導体素子の実装方法
JP2000165024A (ja) 配線基板および電子部品ならびにそれらの接続方法
KR0169239B1 (ko) 레이저 다이오드의 접합구조 및 접합방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees